Nouvelle année, nouveau job ? Découvrez nos offres ! Plus ...
Vaisala ClearClean HJM Hydroflex
reinraum online
Allemand Anglais Français Hongrois Polonais Tchèque Italien Espagnol Néerlandais

Toutes les publications de IMEC Belgium

Figure 1 – (a) Représentation schématique de la structure 3D-CCD basée sur trois lignes de mots : porte inférieure (BG), porte intermédiaire (CG) et porte supérieure (TG), où la Source (S) se trouve en bas et le Drain (D) en haut ; (b) image en coupe TEM montrant trois couches de porte avec une distance entre lignes de mots de 80 nm. Figure 2 – (a) Représentation du schéma de commande via trois portes pour le transfert de charge en série dans une mémoire 3D-CCD avec trois lignes de mots ; (b) Représentation schématique du fonctionnement du 3D-CCD, illustrant le transfert d’électrons par la formation et le déplacement de puits de potentiel sous les portes. Figure 3 – (a) Courbes I-f de 7 composants avec différents diamètres du trou mémoire (MH), mesurées jusqu’à 4 MHz ; (b) le nombre d’électrons transférés par cycle, déterminé à partir de la pente des courbes I-f correspondantes.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

La faisabilité de l'intégration d'un composant CCD (Charge Coupled Device) dans une architecture similaire à la NAND 3D ouvre la voie à une solution de stockage économique avec une haute densité de bits, afin de dépasser la limite de mémoire pour les char

Imec présente la première implémentation tridimensionnelle d'un composant à charge couplée pour les applications de mémoire IA

– Imec présente la première mise en œuvre 3D d’un capteur d’image à transfert de charge (CCD) avec un canal en indium-gallium-zinc-oxydes (IGZO), offrant un potentiel pour les applications de mémoire IA.
– En raison de sa fabrication peu coûteuse, de sa haute densité de bits et de sa propriété de bl…
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

La démarche renforce la compétence mondiale dans le domaine des services ASIC et vise à réaliser les projets les plus exigeants du secteur dans les domaines de l'IA, du HPC, des télécommunications mobiles et de l'automobile.

IC-Link d'imec rejoint l'Alliance TSMC 3DFabric® pour promouvoir l'innovation dans le domaine des technologies d'emballage avancées et des 3D-ICs

Imec, un centre de recherche et d'innovation mondialement reconnu pour les technologies avancées de semi-conducteurs, a annoncé que IC-Link by imec, le prestataire de services de conception et de fabrication d'imec pour les ASIC et la photonique sur silicium, a rejoint l'Alliance TSMC Open Innovat…
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Une étape importante sur la voie vers l'ère d'Ångstrøm

Imec reçoit le système EUV à haute NA le plus avancé au monde

— Imec annonce que le système de lithographie EUV High-NA ASML EXE:5200, le plus avancé au monde, est arrivé dans sa salle blanche de 300 mm à Louvain.
— L'utilisation du système EUV High-NA en combinaison directe avec des équipements et matériaux de mesure et de structuration de pointe accélère le…
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

De nouveaux PDK d'interconnexion avancés ouvrent la voie à une intégration puce-à-puce à haute densité et à faible consommation d'énergie.

NanoIC ouvre l'accès aux premiers PDK pour les connexions hybrides Fine-Pitch-RDL et D2W

Le 02 mars 2026, la ligne pilote NanoIC, une initiative européenne coordonnée par imec pour accélérer l'innovation dans le domaine des technologies de puces au-delà de 2 nm, a publié deux PDK (Process Design Kits) avancés et uniques pour les technologies de connexion : un PDK pour les couches…
De gauche à droite : Patrick Vandenameele (CEO désigné d'imec), Thomas Skordas (Commissionnaire européen), Luc Van den hove (CEO d'imec), Henna Virkkunen (Commissionnaire européen), Matthias Diependaele (député flamand), Jari Kinaret (Directeur général de Chips JU), Christophe Fouquet (CEO d'ASML).
  • ‌
  • Construction neuve

Imec weiht Europas NanoIC-Pilotlinie mit der offiziellen Eröffnung einer 2.000 m² großen Reinraum-Erweiterung auf seinem Campus in Leuven ein.

Imec pèse NanoIC-Pilotlinie et accélère ainsi l'innovation dans le domaine de la technologie des systèmes sur puce en dessous de 2 nm

Équipé des outils les plus modernes, notamment l'outil EUV High-NA d'ASML, la salle blanche d'Imec est un pilier de l'initiative NanoIC, qui se consacre au développement de la technologie des puces en dessous de 2 nm. Quatre ans exactement après que la présidente de l'UE, Von der Leyen, a annon…
Représentation 3D de la structure du dispositif A14 montrant les 4 nanosheets empilés avec leur routage local et le contact métallique à l'arrière. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact. Un tableau de cellules IGZO 4x4 2T0C, où les transistors de lecture/écriture (RTX/WTX) se trouvent au niveau supérieur/inferieur et disposent des connexions correspondantes. / Un tableau de cellules IGZO 4x4 2T0C où les transistors de lecture/écriture (RTX/WTX) sont situés aux niveaux supérieur/inferieur avec les connexions correspondantes.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

L'introduction des nouveaux kits de conception de processus A14 et Embedded-DRAM (PDKs) accélère la recherche et l'innovation dans le domaine de la scalabilité logique et mémoire.

NanoIC complète son portefeuille PDK avec son premier PDK logique A14 et mémoire eDRAM

Le 02 février 2026, la ligne pilote NanoIC, une initiative européenne coordonnée par imec pour accélérer l'innovation dans le domaine des technologies de puces avec des structures inférieures à 2 nm, a annoncé la publication de deux nouveaux kits de conception de processus (PDK) : un PDK de…
Photo du système d'oxyde Veeco 300 mm pour la croissance hybride-MBE BTO sur épitaxie de silicium. / Photos du système d'oxyde Veeco 300 mm pour la croissance hybride-MBE BTO sur épitaxie de silicium. Image en coupe transversale d'une image par microscopie électronique en transmission de l'hétérostructure BaTiO3/SrTiO3/Si(001) avec des agrandissements par microscopie à haute résolution et microscopie à force atomique en encadré.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Solution unique pour l'épitaxie de titanat de baryum sur silicium afin d'accélérer les applications de datacom et de calcul quantique

Veeco et imec développent un processus compatible 300 mm pour permettre l'intégration du titanate de baryum dans la photonique en silicium

Veeco Instruments Inc. (Nasdaq : VECO) et imec ont annoncé qu'ils avaient développé conjointement un processus de 300 mm adapté à la production de masse, permettant l'intégration de Barium Titanate (BaTiO3 ou BTO) sur une plateforme photonique en silicium. Le BTO est un matériau prometteur au…
La salle blanche d'Imec constitue la base des PDK de NanoIC, basés sur des processus de fabrication de 2 nm. (Photo : Imec) / The cleanroom of Imec provides the foundation for NanoIC’s PDKs, based on 2 nm process flows. (Photo: Imec)
  • ‌
  • Atelier / Formation

Mise à jour complète du Pathfinding N2 P-PDK de NanoIC permettant aux chercheurs et aux développeurs de se familiariser avec des architectures SoC complètes et de stimuler l'innovation.

NanoIC étend son N2-PDK révolutionnaire avec des macros de mémoire SRAM avancées

NanoIC-Pilotlinie, une initiative européenne coordonnée par imec pour accélérer l'innovation dans le domaine des technologies de puces au-delà de 2 nm, a annoncé la publication du N2 P-PDK v1.0, une mise à jour importante de leur N2 Pathfinding Process Design Kit (P-PDK). Cette version compre…
Figure 1 – (À gauche) Courbes de transfert de dispositifs 2D-pFET utilisant des couches de WSe2 synthétiques passivées par défaut, le meilleur dispositif affichant Imax = 690 µA/µm ; (à droite) Coupe TEM du 2D-pFET final à double porte (Lch=longueur du canal ; TG=porte supérieure ; BG=porte arrière ; S=source ; D=drain ; IL=intercouche), en collaboration avec TSMC. Figure 2 – (a) Gravure à sec dans le SiO2 ; (b) Gravure à sec et humide, s'arrêtant sélectivement sur le canal monomoléculaire WS2, entraînant également le retrait latéral de la couche intermédiaire AlOx sur toute la longueur du canal (en collaboration avec Intel).
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

La collaboration avec les principaux fabricants de semi-conducteurs est essentielle pour l'optimisation des modules clés pour l'intégration de matériaux 2D dans les composants

Imec développe la technologie de composants basée sur des matériaux 2D pour soutenir la feuille de route de la future technologie logique

– En collaboration avec des fabricants de semi-conducteurs de premier plan, Imec a abordé les principaux défis dans le développement de la technologie des composants 2D, considérée comme une option à long terme pour l'élargissement de la feuille de route de la technologie logique.
– La collaboration avec T…
Aperçu des NEWSLETTER

Mieux informé : ANNUAIRE, NEWSLETTER, NEWSFLASH, NEWSEXTRA et RÉPERTOIRE DES EXPERTS

Restez informé et abonnez-vous à notre newsletter mensuelle par e-mail ainsi qu’à notre NEWSFLASH et NEWSEXTRA. Informez-vous en plus avec notre ANNUAIRE imprimé sur ce qui se passe dans le monde des salles blanches. Et découvrez, grâce à notre répertoire, qui sont LES EXPERTS de la salle blanche.

Buchta Becker Pfennig Reinigungstechnik GmbH Systec & Solutions GmbH