Nieuw jaar, nieuwe baan? Bekijk de aanbiedingen! meer ...
Pfennig Reinigungstechnik GmbH Piepenbrock C-Tec HJM
cleanroom online
Duits Engels Frans Hongaars Pools Tsjechisch Italiaans Spaans Nederlands

Alle publicaties van IMEC Belgium

Figuur 1 – Schematische vergelijking tussen (links) de traditionele „Via-Middle“-benadering en (rechts) de „Local-BDI“-TSV-benadering onder de aanname van een celhoogte van 115 nm en een siliciumdikte van 500 nm. Figuur 2 – Afhankelijkheid van de ketenweerstand van TSV/MOL-via-structuren van de overlayfout bij een overlay-venster van 30 nm. De doorlopende zwarte lijn geeft de simulatiegegevens weer; de gestippelde lijnen staan voor een afwijking van ±5 %.
  • ‌
  • Elektronica (wafer, halfgeleider, microchips,...)

De nieuwe integratiebenadering maakt gebruik van zelfgeoriënteerde doorverbindingen in silicium met een structuurbreedte van minder dan 100 nm, waardoor verbindingen van de voorzijde naar de achterzijde mogelijk zijn, gekenmerkt door lage weerstand, geringe lekstromen en een goede uitlijningsnauwkeurigheid.

Sony en imec presenteren een hoogdicht modul voor de achterzijdeverbinding, dat de integratie van 3D-chips van de volgende generatie mogelijk maakt

– Sony en imec presenteren een nieuw modul voor de integratie van hoogdichte, achterzijde-verbindingen met door-gaatjes (TSV's) onder de 100 nm, gebaseerd op een zelfuitgelijnde methode voor lokale diëlektrische isolatie aan de achterzijde (local BDI).
– De zo ontstane front-naar-achter TSV's vertone…
Figuur 1 – (A) X-Cut-HAADF- rasterelektronenmicroscopie-opname van een WS₂-constructie met een CPP van 50 nm, een contactlengte van 19 nm en een breedte van 256 nm na het etsen van de poortaansluitingsleiding. En (B) de bijbehorende energiedispersieve röntgenspectroscopie (EDS)-analyse. Figuur 2 – MoS<sub>2</sub>-nFETs en WSe<sub>2</sub>-pFETs met een contactafstand van 50 nm en een ontspannen kanaalbreedte (650 nm), geïntegreerd op dezelfde 300 mm wafer, vertonen een goede afstemming van de drempelspanning.
  • ‌
  • Elektronica (wafer, halfgeleider, microchips,...)

Een nieuwe 300 mm-integratiebenadering voor componenten op basis van 2D-materialen maakt geschaalde n- en p-FETs mogelijk met een contactpoly-ruimte van 50 nm.

ASML, TSMC en imec maken industriële transistors uit 2D-materialen tastbaarder door baanbrekende 300-mm-integratie

– ASML, TSMC en imec presenteren een innovatieve 300-mm-integratieproces voor transistors op basis van 2D-materialen, waarmee voor het eerst geschaalde n- en p-FETs met een contactafstand (CPP) van 50 nm worden gerealiseerd, die met EUV-lithografie zijn gestructureerd.
– Bij de geschaalde nFETs (met…
MIMCAP met hoge dichtheid in een 300-mm silicium-interposer MIMCAP met hoge dichtheid in een 300-mm silicium-interposer
  • ‌
  • Elektronica (wafer, halfgeleider, microchips,...)

Imec maakt de integratie van III-V-chiplets op Si-CMOS mogelijk. mogelijk door de verdere ontwikkeling van zijn 300-mm RF-silicium-interposer-platform met hoogdichte MIMCAPs, passieve modellering en laserondersteunde bonding

– Imec ontwikkelt zijn 300-mm RF-silicon interposer verder tot een uniek systeemplatform voor de heterogene integratie van III-V-chiplets op Si-CMOS, met als doel toepassingen op het gebied van mmWave-/Sub-THz-communicatie en high-speed toepassingen in datacenters te ondersteunen.
– Een nieuwe MIMCAP…
Figuur 1 – (a) Schematische weergave van de 3D-CCD-structuur gebaseerd op drie woordgeleiders: onderste poort (BG), middelste poort (CG) en bovenste poort (TG), waarbij de Source (S) onderaan en de Drain (D) bovenaan bevinden; (b) TEM-doorntsnede die drie poortlagen toont met een woordgeleiderafstand van 80 nm. Figuur 2 – (a) Weergave van het aansturingsschema via drie poorten voor de seriële ladingsoverdracht in een 3D-CCD-geheugen met drie woordlijnen; (b) Schematische weergave van de werking van de 3D-CCD, die de elektronenoverdracht illustreert door de vorming en verschuiving van potentiaalputten onder de poorten. Figuur 3 – (a) I-f-kenlijnen van 7 componenten met verschillende diameters van het Memory Hole (MH), gemeten tot 4 MHz; (b) het aantal elektronen dat per cyclus wordt overgedragen, bepaald uit de helling van de bijbehorende I-f-curve.
  • ‌
  • Elektronica (wafer, halfgeleider, microchips,...)

De haalbaarheid van de integratie van een CCD-onderdeel (Charge Coupled Device) in een 3D-NAND-achtige architectuur effent de weg voor een kosteneffectieve geheugenoplossing met een hoge bitsnelheid, om de geheugenlimiet bij AI-specifieke workloads te ove

Imec presenteert de eerste driedimensionale implementatie van een ladingsgekoppeld element voor KI-opslagtoepassingen

– Imec presenteert de eerste 3D-implementatie van een ladingsgekoppelde beeldsensor (CCD) met een kanaal uit Indium-Gallium-Zink-Oxide (IGZO), die potentieel biedt voor KI-opslagtoepassingen.
– Door de kostenefficiënte fabricage, de hoge bitsnelheid en de blokadresserende eigenschap is de 3D-CCD-onde…
  • ‌
  • Elektronica (wafer, halfgeleider, microchips,...)

De stap breidt de wereldwijde expertise op het gebied van ASIC-diensten uit en streeft naar de uitvoering van de meest veeleisende projecten in de sector op het gebied van AI, HPC, mobiele communicatie en automotive.

IC-Link van imec sluit zich aan bij de TSMC 3DFabric® Alliance om innovaties op het gebied van geavanceerde verpakkings- en 3D-IC-technologieën te stimuleren

Imec, een wereldwijd toonaangevend onderzoeks- en innovatiecentrum voor geavanceerde halfgeleidertechnologieën, kondigde aan dat IC-Link by imec, de ontwerp- en fabricagedienstverlener van imec voor ASICs en siliciumfotonica, lid is geworden van de TSMC Open Innovation Platform® (OIP) 3DFabric® Alli…
  • ‌
  • Elektronica (wafer, halfgeleider, microchips,...)

Nieuwe geavanceerde Interconnect-PDK's banen de weg voor een hoge dichtheid, energie-efficiënte chip-naar-chip integratie.

NanoIC opent toegang tot de eerste PDK's voor Fine-Pitch-RDL- en D2W-hybride bonding-verbindingen

Op 02 maart 2026 heeft de NanoIC-prototypelijn, een door imec gecoördineerde Europese initiatief om innovaties op het gebied van chiptechnologieën voorbij 2 nm te versnellen, twee unieke geavanceerde PDKs (Process Design Kits) voor verbindingsstechnologieën gepubliceerd: een PDK voor Fine-Pitch-Redi…
Links naar rechts: Patrick Vandenameele (CEO-elect imec), Thomas Skordas (Europees Commissaris), Luc Van den hove (CEO imec), Henna Virkkunen (Europees Commissaris), Matthias Diependaele (MP Vlaanderen), Jari Kinaret (Uitvoerend Directeur Chips JU), Christophe Fouquet (CEO ASML).
  • ‌
  • Nieuwbouw

Imec weidt Europas NanoIC-Pilotlinie mit der offiziellen Eröffnung einer 2.000 m² großen Reinraum-Erweiterung auf seinem Campus in Leuven ein.

Imec weegt NanoIC-Pilotlinie ein und beschleunigt damit Innovationen im Bereich der Sub-2-nm-System-on-Chip-Technologie

Uitgerust met de modernste gereedschappen, waaronder het High-NA-EUV-instrument van ASML, is de cleanroom van Imec een hoeksteen van het NanoIC-initiatief dat zich bezighoudt met de ontwikkeling van chiptechnologie onder de 2 nm. Exact vier jaar nadat EU-president Von der Leyen de European Chips Act…
Een blik in de NIEUWSBRIEF

Beter geïnformeerd: Met het JAARBOEK, de NIEUWSBRIEF, NEWSFLASH, NEWSEXTRA en de EXPERTENGIDS

Blijf op de hoogte en abonneer u op onze maandelijkse e-mail NIEUWSBRIEF en NEWSFLASH en NEWSEXTRA. Krijg meer informatie over de reinruimtewereld met ons gedrukte JAARBOEK. En ontdek wie de experts op het gebied van reinruimtes zijn in onze gids.

ClearClean Becker Hydroflex MT-Messtechnik