Neues Jahr, neuer Job? Zu den Angeboten! Mehr ...
Systec & Solutions GmbH PMS C-Tec Pfennig Reinigungstechnik GmbH
reinraum online
Deutsch English Französisch Ungarisch Polnisch Tschechisch Italienisch Spanisch Niederländisch

Alle Veröffentlichungen von IMEC Belgium

Abbildung 1 – TDSEM- und TEM-Aufnahme eines Josephson-Kontakts aus 2ML αSi-NbTiN Abbildung 2 – TEM-Aufnahme von 3ML NbTiN-Drähten und Durchkontaktierungen Abbildung 3 – Vergleich der Drahtskalierung zwischen bei imec hergestellten NbTiN-Drähten und hochmodernen supraleitenden Drähten. TEM-Aufnahme eines 50 nm dicken und 30 nm breiten NbTiN-Drahtes (eingeblendet)
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Ein neues Programm im Bereich der supraleitenden Digitaltechnik bringt Foundries, Systemhersteller und Hyperscaler zusammen, um den Anforderungen der Branche in den Bereichen HPC der nächsten Generation, KI, Quantencomputing, Photonik und neuromorphes Computing gerecht zu werden.

Imec treibt die Entwicklung skalierbarer Supraleitertechnologie mit weltweit ersten NbTiN-Schaltkreisen und 30-nm-Verbindungen voran

– Auf der Konferenz „Applied Superconductivity“ 2026 präsentiert imec zwei Weltneuheiten: (1) einen Josephson-Kontakt auf Basis von Niob-Titan-Nitrid (NbTiN) mit drei Metallschichten (3ML), die eine Schaltungsdichte von 3,8 Millionen Übergängen pro cm2 erreicht; und (2) eine 3ML-NbTiN-Leitungsführun…
Abbildung 1. Repräsentative REM-Aufnahmen von EUV-Wafern mit 0,55 NA, die die CAR-Strukturierung auf Logikmetall- und Via-Strukturen mit engem Pitch zeigen, darunter SRAM (AEI), PnR (AEI), Mäander-E-Test (ADI) und 28-nm-C2C-Random-Logic-Vias (ADI) (AEI = Inspektion nach dem Ätzen; ADI = Inspektion nach der Entwicklung).
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Imec und seine Materialzulieferer optimieren ihre auf chemisch verstärkten Resists (CAR) basierenden Plattformen für die EUV-Einzelstrukturierung mit hoher numerischer Apertur (NA) von Linienstrukturen mit einem Pitch von 22 nm, die A14/A10-Logikdesigns unterstützen

Imec demonstriert die Weiterentwicklung chemisch verstärkter Resists für die EUV-Lithografie mit hoher numerischer Apertur (NA)

– Imec optimiert die CAR-basierte Technologie für die Single-Patterning-Verfahren mit hoher NA im EUV-Bereich bei mehreren Schichten der Logik-Technologieknoten A14/A10.
– Es wurden verschiedene Logikstrukturen mit engen Abständen bei Metallleitungen und Durchkontaktierungen demonstriert, darunter Mä…
Abbildung 1 – Schematischer Vergleich zwischen (links) dem herkömmlichen „Via-Middle“-Ansatz und (rechts) dem „Local-BDI“-TSV-Ansatz unter der Annahme einer Zellenhöhe von 115 nm und einer Siliziumdicke von 500 nm. Abbildung 2 – Abhängigkeit des Kettenwiderstands von TSV/MOL-Via-Strukturen vom Überlagerungsfehler bei einem Überlagerungsfenster von 30 nm. Die durchgezogene schwarze Linie stellt die Simulationsergebnisse dar; die gestrichelten Linien stehen für eine Abweichung von ±5 %.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Der neue Integrationsansatz nutzt selbstausgerichtete Durchkontaktierungen im Silizium mit einer Strukturbreite von unter 100 nm und ermöglicht so Verbindungen von der Vorderseite zur Rückseite, die sich durch geringen Widerstand und geringe Leckströme sowie eine gute Überlagerungsgenauigkeit auszeichnen.

Sony und imec stellen ein hochdichtes Modul für die Rückseitenverbindung vor, das die Integration von 3D-Chips der nächsten Generation ermöglicht

– Sony und imec stellen ein neuartiges Modul zur Integration hochdichter, rückseitiger Sub-100-nm-Through-Si-Vias (TSVs) vor, das auf einem selbstausgerichteten Verfahren zur lokalen dielektrischen Isolierung auf der Rückseite (local BDI) basiert.
– Die so entstandenen Front-to-Back-TSVs weisen im Ve…
Abbildung 1 – (A) X-Cut-HAADF-Rasterelektronenmikroskopieaufnahme eines WS2-Bauelements mit einer CPP von 50 nm, einer Kontaktlänge von 19 nm und einer Breite von 256 nm nach dem Ätzen der Gate-Anschlussleitung. Und (B) die entsprechende energiedispersive Röntgenspektroskopie (EDS)-Analyse. Abbildung 2 – MoS2-nFETs und WSe2-pFETs mit einem Kontaktabstand von 50 nm und einer entspannten Kanalbreite (650 nm), die auf demselben 300-mm-Wafer integriert sind, weisen eine gute Anpassung der Schwellenspannung auf.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Ein neuartiger 300-mm-Integrationsansatz für Bauelemente auf Basis von 2D-Materialien ermöglicht skalierte n- und p-FETs mit einem contacted poly pitch von 50 nm.

ASML, TSMC und imec machen industrietaugliche Transistoren aus 2D-Materialien durch bahnbrechende 300-mm-Integration greifbarer

– ASML, TSMC und imec stellen einen innovativen 300-mm-Integrationsprozess für Transistoren auf Basis von 2D-Materialien vor, mit dem erstmals skalierte n- und p-FETs mit einem Kontaktabstand (CPP) von 50 nm realisiert werden, die mittels EUV-Lithografie strukturiert wurden.
– Bei den skalierten nFET…
MIMCAP mit hoher Dichte in einem 300-mm-Silizium-Interposer MIMCAP mit hoher Dichte in einem 300-mm-Silizium-Interposer
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Imec ermöglicht die Integration von III-V-Chiplets auf Si-CMOS. ermöglicht durch die Weiterentwicklung seiner 300-mm-RF-Silizium-Interposer-Plattform mit hochdichten MIMCAPs, passiver Modellierung und laserunterstütztem Bonden

– Imec entwickelt seinen 300-mm-RF-Silizium-Interposer zu einer einzigartigen Plattform auf Systemebene für die heterogene Integration von III-V-Chiplets auf Si-CMOS weiter – mit dem Ziel, Anwendungen im Bereich der mmWave-/Sub-THz-Funktechnik sowie Hochgeschwindigkeitsanwendungen in Rechenzentren a…
Funktionierendes Qubit-Array mit Abständen zwischen den Plunger- (P) und Barriere- (B) Gates von knapp 6 Nanometern, ermöglicht durch High-NA-EUV-Lithografie. Das Bild zeigt außerdem die Akkumulations- (A) und Einschluss- (C) Gates.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Das fortschrittlichste Lithografiesystem, das für zukünftige Hochleistungsspeicher und Computerchips von entscheidender Bedeutung ist, wird eine Schlüsselrolle bei der Weiterentwicklung der Quantentechnologie spielen.

Weltweit einmalig: imec präsentiert einen Quantenpunkt-Qubit-Baustein, der mit High-NA-EUV-Lithografie hergestellt wurde

    1. Imec präsentiert weltweit erstmals ein Quantenpunkt-Qubit-Bauelement, das mittels High-NA-EUV-Lithografie hergestellt wurde.
2. Diese Demonstration ist ein Meilenstein auf dem Weg zur industriellen Skalierung zuverlässigerer Qubits, der grundlegenden Rechnereinheiten von Quantencomputern. Quante…
Abbildung 1 – (a) Schematische Darstellung der auf drei Wortleitungen basierenden 3D-CCD-Struktur: unteres Gate (BG), mittleres Gate (CG) und oberes Gate (TG), wobei sich das Source (S) unten und das Drain (D) oben befinden; (b) TEM-Querschnittsbild, das drei Gate-Schichten mit einem Wortleitungsabstand von 80 nm zeigt. Abbildung 2 – (a) Darstellung des Ansteuerungsschemas über drei Gates für den seriellen Ladungstransfer in einem 3D-CCD-Speicher mit drei Wortleitungen; (b) Schematische Darstellung des 3D-CCD-Betriebs, die den Elektronentransfer durch die Bildung und Verschiebung von Potentialmulden unter den Gates veranschaulicht. Abbildung 3 – (a) I-f-Kennlinien von 7 Bauelementen mit unterschiedlichen Durchmessern des Memory Holes (MH), gemessen bis zu 4 MHz; (b) die Anzahl der pro Zyklus übertragenen Elektronen, ermittelt aus der Steigung der entsprechenden I-f-Kurven.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Die Machbarkeit der Integration eines CCD-Bausteins (Charge Coupled Device) in eine 3D-NAND-ähnliche Architektur ebnet den Weg für eine kostengünstige Speicherlösung mit hoher Bitdichte, um die Speichergrenze bei KI-spezifischen Arbeitslasten zu überwinde

Imec präsentiert die erste dreidimensionale Implementierung eines ladungsgekoppelten Bauelements für KI-Speicheranwendungen

– Imec präsentiert die erste 3D-Umsetzung eines ladungsgekoppelten Bildsensors (CCD) mit einem Kanal aus Indium-Gallium-Zink-Oxid (IGZO), der Potenzial für KI-Speicheranwendungen bietet.
– Aufgrund der kostengünstigen Herstellung, der hohen Bitdichte und der blockadressierbaren Eigenschaft ist der 3D…
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Der Schritt erweitert die weltweite Kompetenz im Bereich ASIC-Dienstleistungen und strebt die Durchführung der branchenweit anspruchsvollsten Projekte in den Bereichen KI, HPC, Mobilfunk und Automotive an.

IC-Link von imec tritt der TSMC 3DFabric® Alliance bei, um Innovationen im Bereich fortschrittlicher Verpackungstechnologien und 3D-ICs voranzutreiben

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für fortschrittliche Halbleitertechnologien, gab bekannt, dass IC-Link by imec, der Design- und Fertigungsdienstleister von imec für ASICs und Siliziumphotonik, der TSMC Open Innovation Platform® (OIP) 3DFabric® Alliance beigetreten ist…
Blick in die NEWSLETTER

Besser informiert: Mit JAHRBUCH, NEWSLETTER, NEWSFLASH, NEWSEXTRA und EXPERTEN VERZEICHNIS

Bleiben Sie auf dem Laufenden und abonnieren Sie unseren monatlichen eMail-NEWSLETTER und unseren NEWSFLASH sowie NEWSEXTRA. Lassen Sie sich zusätzlich mit unserem gedruckten JAHRBUCH darüber informieren, was in der Welt der Reinräume passiert. Und erfahren Sie mit unserem Verzeichnis, wer die EXPERTEN im Reinraum sind.

Piepenbrock Hydroflex Vaisala HJM