Imec présente la première implémentation tridimensionnelle d'un composant à charge couplée pour les applications de mémoire IA

Figure 1 – (a) Représentation schématique de la structure 3D-CCD basée sur trois lignes de mots : porte inférieure (BG), porte intermédiaire (CG) et porte supérieure (TG), où la Source (S) se trouve en bas et le Drain (D) en haut ; (b) image en coupe TEM montrant trois couches de porte avec une distance entre lignes de mots de 80 nm.

Figure 2 – (a) Représentation du schéma de commande via trois portes pour le transfert de charge en série dans une mémoire 3D-CCD avec trois lignes de mots ; (b) Représentation schématique du fonctionnement du 3D-CCD, illustrant le transfert d’électrons par la formation et le déplacement de puits de potentiel sous les portes.

Figure 3 – (a) Courbes I-f de 7 composants avec différents diamètres du trou mémoire (MH), mesurées jusqu’à 4 MHz ; (b) le nombre d’électrons transférés par cycle, déterminé à partir de la pente des courbes I-f correspondantes.

– Imec présente la première mise en œuvre 3D d’un capteur d’image à transfert de charge (CCD) avec un canal en indium-gallium-zinc-oxydes (IGZO), offrant un potentiel pour les applications de mémoire IA.
– En raison de sa fabrication peu coûteuse, de sa haute densité de bits et de sa propriété de bloc adressable, le composant CCD 3D est prometteur pour une utilisation comme mémoire tampon Compute Express Link (CXL®) de type 3, qui gagne en importance dans les applications de mémoire IA commerciales.
– Des processus de transfert de charge, représentant les bits, ont été testés avec succès dans une structure comportant trois lignes de mots et un canal IGZO intégré verticalement.
– « Le potentiel du composant CCD 3D pour une utilisation comme mémoire tampon réside dans sa capacité à être intégré dans une architecture NAND-Flash 3D, ce que nous démontrons pour la première fois. » – Maarten Rosmeulen, directeur de programme pour les systèmes de mémoire chez imec.

Cette semaine, imec, un centre mondial de recherche et d’innovation leader dans les technologies avancées de semi-conducteurs, présente lors de l’IEEE International Memory Workshop (IMW) 2026 une implémentation 3D d’un composant mémoire CCD avec un canal IGZO – une première mondiale. Le composant CCD 3D fonctionnel se compose de trous de mémoire verticaux forés à travers une pile de trois lignes de mots, servant de portes de phase. Le transfert de charge (représentant les bits) a été démontré à une vitesse de transfert de >4 MHz. La faisabilité du traitement du composant CCD dans une architecture NAND-Flash 3D garantit une fabrication économique et des densités de bits dépassant les limites de la DRAM. Cela fait du composant CCD 3D à bloc adressable un tampon CXL® de type 3 attrayant pour les cas d’utilisation en IA – conçu pour alimenter plusieurs processeurs via un commutateur CXL® à haute bande passante avec de gros blocs de données.

La soif insatiable de mémoire de l’IA met fortement sous pression la technologie de mémoire basée sur la DRAM, qui a de plus en plus de difficultés à suivre la tendance à réduire le coût par bit. L’industrie de la mémoire recherche donc des solutions de mémoire alternatives et moins coûteuses, capables de compléter la DRAM et la mémoire à bande passante élevée (HBM) basée sur la DRAM pour les charges de travail spécifiques à l’IA. Parallèlement, de nouvelles interfaces mémoire ont été développées, permettant une utilisation plus efficace des ressources de mémoire principale par rapport aux bus DDR traditionnels. L’une d’entre elles est CXL®, un protocole de mémoire conçu pour rendre accessibles de grands pools de mémoire via un commutateur CXL® à haute bande passante pour plusieurs processeurs. Ces mémoires tampon CXL® de type 3 ont des spécifications différentes de celles de la DRAM et offrent une opportunité idéale pour l’introduction de nouvelles technologies de mémoire.

En 2024, imec a présenté conceptuellement le CCD 3D avec un canal IGZO – avec des perspectives prometteuses pour son utilisation comme mémoire tampon CXL® de type 3 – et a démontré le fonctionnement de la mémoire via une preuve de concept en 2D. Maarten Rosmeulen, directeur de programme pour la mémoire chez imec : « Le potentiel de ce composant CCD pour une utilisation comme mémoire tampon réside dans sa capacité à être intégré dans une architecture de chaîne NAND-Flash 3D – la méthode la plus économique pour atteindre une densité de bits évolutive, estimée bien au-delà des limites de la DRAM. Nous montrons maintenant pour la première fois une implémentation fonctionnelle 3D avec une structure à 3 lignes de mots, où des canaux IGZO verticaux atteignent des dimensions comparables à celles de la NAND-Flash 3D (c’est-à-dire des trous de mémoire d’un diamètre de 80 à 120 nm). »

Dans ce composant 3D, les registres CCD – ou chaînes – sont intégrés dans des canaux verticaux forés par une méthode « Punch-and-Plug » inspirée de la NAND-Flash 3D, à travers la pile de 3 lignes de mots. Les lignes de mots horizontales servent de portes et déterminent une séquence de bits pour chaque chaîne. Ces bits sont basés sur des charges transférées et stockées en série via les portes à l’aide d’un schéma de tension pulsée.

« Nous obtenons un transfert de charge fiable le long du canal IGZO vertical à des vitesses supérieures à 4 MHz », ajoute Maarten Rosmeulen. « Le nombre de charges transférées par cycle a été mesuré à quelques milliers, ce qui suffit pour stocker un bit ou même plusieurs bits dans des applications mémoire réelles. Contrairement aux DRAM adressables par octet, notre composant CCD 3D est conçu pour un accès aux données au niveau du bloc, ce qui est mieux adapté aux charges de travail modernes en IA. Ces résultats, combinés à une durée de vie illimitée, une longue conservation des données (garantie par le matériau du canal IGZO) et un fonctionnement à faible tension (en raison de la nature basée sur la charge du fonctionnement mémoire), rapprochent la technologie CCD 3D de la mise en œuvre en tant que mémoire tampon. Dans nos travaux en cours, nous nous concentrons sur l’augmentation du nombre de lignes de mots et l’optimisation du niveau de lecture de notre mémoire tampon CCD 3D. Nous sommes désormais prêts à faire évoluer notre technologie de composants CCD 3D avec nos partenaires industriels et à exploiter pleinement son potentiel pour les applications de mémoire IA. »