¿Año nuevo, trabajo nuevo? ¡Echa un vistazo a las ofertas! más ...
Systec & Solutions GmbH Vaisala Becker MT-Messtechnik
cleanroom online
Alemán Inglés Francés Húngaro Polaco Checo Italiano Español Neerlandés

Todas las publicaciones de IMEC Belgium

Figura 1 – (a) Representación esquemática de la estructura 3D-CCD basada en tres líneas de palabra: puerta inferior (BG), puerta media (CG) y puerta superior (TG), donde la Fuente (S) está abajo y el Drenaje (D) arriba; (b) Imagen de sección transversal TEM que muestra tres capas de puerta con una separación de línea de palabra de 80 nm. Figura 2 – (a) Representación del esquema de control a través de tres compuertas para la transferencia de carga en serie en una memoria 3D-CCD con tres líneas de palabra; (b) Representación esquemática del funcionamiento del 3D-CCD, que ilustra la transferencia de electrones mediante la formación y desplazamiento de pozos de potencial bajo las compuertas. Figura 3 – (a) Curvas I-f de 7 componentes con diferentes diámetros de los agujeros de memoria (MH), medidos hasta 4 MHz; (b) el número de electrones transferidos por ciclo, determinado a partir de la pendiente de las curvas I-f correspondientes.
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

La viabilidad de integrar un componente CCD (Charge Coupled Device) en una arquitectura similar a 3D-NAND allana el camino para una solución de almacenamiento económica con alta densidad de bits, para superar los límites de almacenamiento en cargas de tra

Imec presenta la primera implementación tridimensional de un elemento de circuito acoplado por carga para aplicaciones de memoria de IA

– Imec presenta la primera implementación en 3D de un sensor de imagen acoplado a carga (CCD) con un canal de óxido de indio-galio-zinc (IGZO), que ofrece potencial para aplicaciones de memoria de IA.
– Debido a su fabricación económica, alta densidad de bits y propiedad de direccionamiento por b…
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

El paso amplía la competencia mundial en el campo de los servicios ASIC y busca llevar a cabo los proyectos más exigentes de la industria en las áreas de IA, HPC, comunicaciones móviles y automoción.

IC-Link de imec se une a la Alianza TSMC 3DFabric® para impulsar innovaciones en tecnologías de empaquetado avanzadas y 3D-ICs

Imec, un centro de investigación e innovación líder mundial en tecnologías avanzadas de semiconductores, anunció que IC-Link by imec, el proveedor de diseño y fabricación de imec para ASICs y silicio fotónico, se unió a la Alianza TSMC Open Innovation Platform® (OIP) 3DFabric®. Como parte…
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Un paso importante en el camino hacia la era del Ångström

Imec recibe el sistema EUV de alta NA más avanzado del mundo

– Imec anuncia que el sistema de litografía EUV de alta apertura numérica (High NA) ASML EXE:5200, el más avanzado a nivel mundial, ha llegado a su sala limpia de 300 mm en Lovaina.
– La utilización del sistema EUV High-NA en combinación directa con las instalaciones y materiales de medición y estru…
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Nuevos PDKs de interconexión avanzados allanan el camino para una integración chip a chip de alta densidad y eficiencia energética.

NanoIC abre el acceso a los primeros PDKs para conexiones de unión híbrida Fine-Pitch-RDL y D2W

El 02 de marzo de 2026, la línea piloto NanoIC, una iniciativa europea coordinada por imec para acelerar innovaciones en tecnologías de chips más allá de 2 nm, publicó dos kits de diseño de procesos (PDKs) únicos y avanzados para tecnologías de interconexión: un PDK para capas de redistribu…
De izquierda a derecha: Patrick Vandenameele (CEO electo de imec), Thomas Skordas (Comisario Europeo), Luc Van den hove (CEO de imec), Henna Virkkunen (Comisaria Europea), Matthias Diependaele (Diputado en Flandes), Jari Kinaret (Director Ejecutivo de Chips JU), Christophe Fouquet (CEO de ASML).
  • ‌
  • Nueva construcción

Imec celebra la inauguración oficial de la segunda fase de la línea de producción de NanoIC en Europa con una ampliación de 2.000 m² de sala limpia en su campus de Lovaina.

Imec pesa NanoIC-Pilotlinie y así impulsa innovaciones en el campo de la tecnología de sistemas en chip de menos de 2 nm

Equipado con las herramientas más modernas, incluido el equipo EUV de alta NA de ASML, la sala limpia de Imec es un pilar fundamental de la iniciativa NanoIC, que se dedica al desarrollo de tecnología de chips por debajo de 2 nm. Exactamente cuatro años después de que la presidenta de la UE, Von…
Representación en 3D de la estructura del dispositivo A14 que muestra las 4 nanosheets apiladas con su enrutamiento local y el contacto metálico en la parte trasera. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact. Una matriz de celdas IGZO 4x4 2T0C, en la que los transistores de lectura/escritura (RTX/WTX) se encuentran en los niveles superior/inferior y cuentan con las conexiones correspondientes. / Una matriz de celdas IGZO 4x4 2T0C donde los transistores de lectura/escritura (RTX/WTX) están en los niveles superior/inferior con las conexiones correspondientes.
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

La introducción de los nuevos kits de diseño de proceso (PDKs) para A14 y DRAM integrados impulsa la investigación y la innovación en la aceleración de la lógica y el almacenamiento.

NanoIC completa su cartera de PDK con su primer PDK de lógica A14 y memoria eDRAM

El 02 de febrero de 2026, la línea piloto NanoIC, una iniciativa europea coordinada por imec para acelerar la innovación en tecnologías de chips con estructuras menores a 2 nm, anunció la publicación de dos nuevos kits de diseño de procesos (PDKs): un PDK de búsqueda de caminos A14 para la es…
Fotos del sistema de óxido Veeco de 300 mm para MBE híbrido BTO en epitaxia de silicio. Imagen de la sección transversal obtenida mediante microscopía electrónica de transmisión de la heteroestructura BaTiO3/SrTiO3/Si(001) con ampliaciones mediante microscopía de alta resolución y microscopía de fuerza atómica en el recuadro.
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Solución única para la epitaxia de titanato de bario en silicio para acelerar aplicaciones de datacom y computación cuántica

Veeco e imec desarrollan un proceso compatible con 300 mm para facilitar la integración de titanato de bario en la fotónica de silicio

Veeco Instruments Inc. (Nasdaq: VECO) y imec anunciaron que han desarrollado conjuntamente un proceso de 300 mm adecuado para la producción en masa, que permite la integración de Bario titanato (BaTiO3 o BTO) en una plataforma de fotónica de silicio. BTO es un material prometedor con propiedades…
La sala limpia de Imec forma la base para los PDKs de NanoIC, que se basan en procesos de 2 nm. (Imagen: Imec) / La sala limpia de Imec proporciona la base para los PDKs de NanoIC, basados en procesos de 2 nm. (Foto: Imec)
  • ‌
  • Taller / Curso

Actualización exhaustiva del Pathfinding N2 P-PDK de NanoIC que permite a investigadores y desarrolladores familiarizarse con arquitecturas completas de SoC y promover innovaciones.

NanoIC amplía su innovador N2-PDK con macros de memoria SRAM avanzadas

NanoIC-Pilotlinie, una de las iniciativas europeas coordinadas por imec para acelerar la innovación en tecnologías de chips más allá de 2 nm, anunció la publicación del N2 P-PDK v1.0, una actualización importante de su N2 Pathfinding Process Design Kit (P-PDK). Esta versión incluye varias fu…
Figura 1 - (izquierda) Curvas de transferencia de dispositivos 2D-pFET con capas de WSe2 sintéticamente creadas y pasivadas con defectos, siendo el mejor dispositivo Imax = 690µA/µm; (derecha) Sección transversal por TEM del 2D-pFET finalizado con doble puerta (Lch=longitud del canal; TG=puerta superior; BG=puerta trasera; S=fuente; D=drenaje; IL=intercapas), en colaboración con TSMC. / Figura 1 – (Izquierda) Curvas de transferencia de dispositivos 2D-pFET usando películas de WSe2 de doble capa creadas sintéticamente y pasivadas con defectos, con el mejor dispositivo mostrando Imax = 690µA/µm; (derecha) Sección transversal por TEM del 2D-pFET con doble puerta finalizado (Lch=longitud del canal; TG=puerta superior; BG=puerta trasera; S=fuente; D=drenaje; IL=intercapas), en colaboración con TSMC. Figura 2 – (a) Grabado en seco en SiO2; (b) grabado en seco y húmedo que se detiene selectivamente en el canal de monolayer de WS2, también causando la eliminación lateral de la capa intermedia de AlOx a lo largo de toda la longitud del canal (en colaboración con Intel).
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

La colaboración con los principales fabricantes de semiconductores es crucial para optimizar los módulos clave para la integración de materiales 2D en componentes

Imec desarrolla la tecnología de bloques basada en materiales 2D para apoyar la hoja de ruta de la futura tecnología lógica

– En colaboración con los principales fabricantes de semiconductores, Imec abordó los principales desafíos en el desarrollo de la tecnología de componentes 2D, considerada como una opción a largo plazo para ampliar la hoja de ruta de la tecnología lógica.
– La colaboración con TSMC llevó a la creación d…
Vista al BOLETÍN

Mejor informado: Con el ANUARIO, BOLETÍN, NEWSFLASH, NEWSEXTRA y el DIRECTORIO DE EXPERTOS

Manténgase al día y suscríbase a nuestro BOLETÍN mensual por correo electrónico y al NEWSFLASH y NEWSEXTRA. Obtenga más información sobre el mundo de las salas limpias con nuestro ANUARIO impreso. Y descubra quiénes son los expertos en salas limpias en nuestro directorio.

PMS C-Tec Pfennig Reinigungstechnik GmbH Hydroflex