¿Año nuevo, trabajo nuevo? ¡Echa un vistazo a las ofertas! más ...
Vaisala Piepenbrock Pfennig Reinigungstechnik GmbH HJM
cleanroom online
Alemán Inglés Francés Húngaro Polaco Checo Italiano Español Neerlandés

Todas las publicaciones de IMEC Belgium

Figura 1 – Comparación esquemática entre (izquierda) el enfoque convencional Figura 2 – Dependencia de la resistencia de la cadena de estructuras TSV/MOL-Via del error de superposición en una ventana de superposición de 30 nm. La línea negra sólida representa los resultados de la simulación; las líneas discontinuas indican una desviación del ±5 %.
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

El nuevo enfoque de integración utiliza vías autoposicionadas en silicio con un ancho de estructura inferior a 100 nm, lo que permite conexiones de la parte frontal a la trasera, caracterizadas por una baja resistencia, bajos corrientes de fuga y una buena precisión de alineación.

Sony e imec presentan un módulo de alta densidad para la conexión trasera, que permite la integración de chips 3D de próxima generación

– Sony y imec presentan un módulo innovador para la integración de vías a través de Si (TSVs) traseros de alta densidad y sub-100 nm, basado en un proceso de autoalineación para aislamiento dieléctrico local en la parte trasera (local BDI).
– Los TSVs frontales a traseros resultantes tienen una relac…
Figura 1 – (A) Imagen de microscopía electrónica de barrido HAADF con corte en X de un elemento de construcción de WS₂ con un CPP de 50 nm, una longitud de contacto de 19 nm y un ancho de 256 nm después del grabado de la línea de conexión de la compuerta. Y (B) el análisis correspondiente de espectroscopía de rayos X dispersiva en energía (EDS). Figura 2 – MoS2-nFETs y WSe2-pFETs con una separación de contacto de 50 nm y un ancho de canal relajado (650 nm), integrados en la misma oblea de 300 mm, muestran una buena coincidencia en el voltaje de umbral.
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Un nuevo enfoque de integración de 300 mm para componentes basado en materiales 2D permite transistores n y p escalados con un paso de contacto de polímero de 50 nm.

ASML, TSMC y imec hacen que los transistores industriales de materiales 2D sean una realidad mediante una integración innovadora de 300 mm

– ASML, TSMC e imec presentan un proceso de integración innovador de 300 mm para transistores basado en materiales 2D, con el que por primera vez se fabrican transistores n y p escalados con una separación de contacto (CPP) de 50 nm, estructurados mediante litografía EUV.
– Se lograron buenos resulta…
MIMCAP de alta densidad en un interposer de silicio de 300 mm MIMCAP de alta densidad en un interposer de silicio de 300 mm
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Imec permite la integración de III-V-Chiplets en Si-CMOS. lo logra mediante el desarrollo de su plataforma de interposición de silicio RF de 300 mm con MIMCAPs de alta densidad, modelado pasivo y unión asistida por láser

– Imec desarrolla su interposer de silicio RF de 300 mm para convertirse en una plataforma única a nivel de sistema para la integración heterogénea de chiplets III-V en Si-CMOS, con el objetivo de cubrir aplicaciones en el rango de las comunicaciones de ondas milimétricas/sub-THz y aplicaciones de a…
Matriz de qubits funcional con distancias entre las puertas de plunger (P) y de barrera (B) de aproximadamente 6 nanómetros, posibilitada por la litografía EUV de alta NA. La imagen también muestra las puertas de acumulación (A) y de confinamiento (C).
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

El sistema de litografía más avanzado, que será crucial para futuros memorias de alta rendimiento y chips de computadora, desempeñará un papel clave en el desarrollo de la tecnología cuántica.

Único en el mundo: imec presenta un bloque de qubits de puntos cuánticos fabricado con litografía EUV de alta NA

    1. Imec presenta mundialmente por primera vez un componente de qubit de puntos cuánticos fabricado mediante litografía EUV de alta NA.
2. Esta demostración es un hito en el camino hacia la escalabilidad industrial de qubits más fiables, las unidades básicas de cálculo de los ordenadores cuánticos…
Figura 1 – (a) Representación esquemática de la estructura 3D-CCD basada en tres líneas de palabra: puerta inferior (BG), puerta media (CG) y puerta superior (TG), donde la Fuente (S) está abajo y el Drenaje (D) arriba; (b) Imagen de sección transversal TEM que muestra tres capas de puerta con una separación de línea de palabra de 80 nm. Figura 2 – (a) Representación del esquema de control a través de tres compuertas para la transferencia de carga en serie en una memoria 3D-CCD con tres líneas de palabra; (b) Representación esquemática del funcionamiento del 3D-CCD, que ilustra la transferencia de electrones mediante la formación y desplazamiento de pozos de potencial bajo las compuertas. Figura 3 – (a) Curvas I-f de 7 componentes con diferentes diámetros de los agujeros de memoria (MH), medidos hasta 4 MHz; (b) el número de electrones transferidos por ciclo, determinado a partir de la pendiente de las curvas I-f correspondientes.
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

La viabilidad de integrar un componente CCD (Charge Coupled Device) en una arquitectura similar a 3D-NAND allana el camino para una solución de almacenamiento económica con alta densidad de bits, para superar los límites de almacenamiento en cargas de tra

Imec presenta la primera implementación tridimensional de un elemento de circuito acoplado por carga para aplicaciones de memoria de IA

– Imec presenta la primera implementación en 3D de un sensor de imagen acoplado a carga (CCD) con un canal de óxido de indio-galio-zinc (IGZO), que ofrece potencial para aplicaciones de memoria de IA.
– Debido a su fabricación económica, alta densidad de bits y propiedad de direccionamiento por blo…
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

El paso amplía la competencia mundial en el campo de los servicios ASIC y busca llevar a cabo los proyectos más exigentes de la industria en las áreas de IA, HPC, comunicaciones móviles y automoción.

IC-Link de imec se une a la Alianza TSMC 3DFabric® para impulsar innovaciones en tecnologías de empaquetado avanzadas y 3D-ICs

Imec, un centro de investigación e innovación líder mundial en tecnologías avanzadas de semiconductores, anunció que IC-Link by imec, el proveedor de diseño y fabricación de imec para ASICs y silicio fotónico, se unió a la Alianza TSMC Open Innovation Platform® (OIP) 3DFabric®. Como parte del ecosis…
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Un paso importante en el camino hacia la era del Ångström

Imec recibe el sistema EUV de alta NA más avanzado del mundo

– Imec anuncia que el sistema de litografía EUV de alta apertura numérica (High NA) ASML EXE:5200, el más avanzado a nivel mundial, ha llegado a su sala limpia de 300 mm en Lovaina.
– La utilización del sistema EUV High-NA en combinación directa con las instalaciones y materiales de medición y estruc…
  • ‌
  • Electrónica ( obleas, semiconductores, microchips,...)

Nuevos PDKs de interconexión avanzados allanan el camino para una integración chip a chip de alta densidad y eficiencia energética.

NanoIC abre el acceso a los primeros PDKs para conexiones de unión híbrida Fine-Pitch-RDL y D2W

El 02 de marzo de 2026, la línea piloto NanoIC, una iniciativa europea coordinada por imec para acelerar innovaciones en tecnologías de chips más allá de 2 nm, publicó dos kits de diseño de procesos (PDKs) únicos y avanzados para tecnologías de interconexión: un PDK para capas de redistribución de p…
De izquierda a derecha: Patrick Vandenameele (CEO electo de imec), Thomas Skordas (Comisario Europeo), Luc Van den hove (CEO de imec), Henna Virkkunen (Comisaria Europea), Matthias Diependaele (Diputado en Flandes), Jari Kinaret (Director Ejecutivo de Chips JU), Christophe Fouquet (CEO de ASML).
  • ‌
  • Nueva construcción

Imec celebra la inauguración oficial de la segunda fase de la línea de producción de NanoIC en Europa con una ampliación de 2.000 m² de sala limpia en su campus de Lovaina.

Imec pesa NanoIC-Pilotlinie y así impulsa innovaciones en el campo de la tecnología de sistemas en chip de menos de 2 nm

Equipado con las herramientas más modernas, incluido el equipo EUV de alta NA de ASML, la sala limpia de Imec es un pilar fundamental de la iniciativa NanoIC, que se dedica al desarrollo de tecnología de chips por debajo de 2 nm. Exactamente cuatro años después de que la presidenta de la UE, Von der…
Vista al BOLETÍN

Mejor informado: Con el ANUARIO, BOLETÍN, NEWSFLASH, NEWSEXTRA y el DIRECTORIO DE EXPERTOS

Manténgase al día y suscríbase a nuestro BOLETÍN mensual por correo electrónico y al NEWSFLASH y NEWSEXTRA. Obtenga más información sobre el mundo de las salas limpias con nuestro ANUARIO impreso. Y descubra quiénes son los expertos en salas limpias en nuestro directorio.

C-Tec Becker ClearClean MT-Messtechnik