Nowy rok, nowa praca? Sprawdź oferty! Więcej ...
Systec & Solutions GmbH MT-Messtechnik PMS Vaisala
reinraum online
Niemiecki Angielski Francuski Węgierski Polski Czeski Włoski Hiszpański Niderlandzki

Wszystkie publikacje od IMEC Belgium

Rysunek 1 – (a) Schematyczne przedstawienie struktury 3D-CCD opartej na trzech liniach słowo: dolny bramkowy (BG), środkowy bramkowy (CG) i górny bramkowy (TG), przy czym źródło (S) znajduje się na dole, a dren (D) na górze; (b) przekrój TEM ukazujący trzy warstwy bramkowe z odstępem między liniami słowo wynoszącym 80 nm. Rysunek 2 – (a) Schemat przedstawiający schemat sterowania za pomocą trzech bramek dla przesyłu ładunku szeregowo w pamięci 3D-CCD z trzema liniami słów; (b) Schematyczne przedstawienie pracy 3D-CCD, ilustrujące transfer elektronów poprzez tworzenie i przesuwanie się zagłębień potencjału pod bramkami. Abbildung 3 – (a) Krzywe I-f dla 7 elementów składowych o różnych średnicach otworu pamięci (MH), mierzonych do 4 MHz; (b) liczba elektronów przenoszonych na cykl, wyznaczona na podstawie nachylenia odpowiednich krzywych I-f.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Wykonalność integracji układu CCD (Charge Coupled Device) w architekturę podobną do 3D-NAND toruje drogę do taniego rozwiązania pamięciowego o wysokiej gęstości bitów, aby pokonać granicę pamięci przy obciążeniach specyficznych dla AI

Imec przedstawia pierwszą trójwymiarową implementację elementu ładunkowo-sprzężonego do zastosowań pamięci AI

– Imec przedstawia pierwszą 3D implementację pamięci typu CCD z kanałem IGZO – obiecującą technologię dla zastosowań w pamięciach AI.
– Ze względu na niskie koszty produkcji, wysoką gęstość bitów oraz możliwość blokowego adresowania, moduł 3D-CCD jest obiecujący jako bufor typu Compute Express L…
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Der Schritt erweitert die weltweite Kompetenz im Bereich ASIC-Dienstleistungen und strebt die Durchführung der branchenweit anspruchsvollsten Projekte in den Bereichen KI, HPC, Mobilfunk und Automotive an.

IC-Link od imec dołącza do TSMC 3DFabric® Alliance, aby promować innowacje w zakresie zaawansowanych technologii pakowania i 3D-ICs

Imec, światowy lider w dziedzinie badań i innowacji w zaawansowanych technologiach półprzewodnikowych, ogłosił, że IC-Link by imec, dostawca usług projektowych i produkcyjnych dla ASIC-ów i fotoniki krzemowej, dołączył do Alliance TSMC Open Innovation Platform® (OIP) 3DFabric®. Jako cz…
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Ein bedeutender Schritt auf dem Weg in das Ängström-Zeitalter

Imec otrzymuje najbardziej zaawansowany na świecie system EUV o wysokiej NA

— Imec ogłasza, że system litografii EUV ASML EXE:5200, najnowocześniejszy na świecie system litografii EUV z wysoką aperturą numeryczną (High NA), został dostarczony do jego czystego pomieszczenia o wymiarach 300 mm w Leuven.
— Wykorzystanie systemu High-NA EUV w bezpośrednim połączeniu z najnowocześni…
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Nowoczesne, zaawansowane PDK interkonektów torują drogę do wysokiej gęstości i energooszczędnej integracji chipów.

NanoIC otwiera dostęp do pierwszych PDK-ów dla połączeń hybrydowych RDL o drobnej rozstawie i D2W

02 marca 2026 roku NanoIC-Pilotlinia, europejska inicjatywa koordynowana przez imec w celu przyspieszenia innowacji w dziedzinie technologii układów scalonych powyżej 2 nm, opublikowała dwa unikalne, zaawansowane zestawy narzędzi projektowych (PDK) dla technologii łączności: PDK dla warstw r…
Od lewej do prawej: Patrick Vandenameele (CEO elect imec), Thomas Skordas (Komisarz Europejski), Luc Van den hove (CEO imec), Henna Virkkunen (Komisarz Europejski), Matthias Diependaele (Poseł do Parlamentu Flandrii), Jari Kinaret (Dyrektor Wykonawczy Chips JU), Christophe Fouquet (CEO ASML).
  • ‌
  • Nowa budowa

Imec wählt Europas NanoIC-Pilotlinie mit der offiziellen Eröffnung einer 2.000 m² großen Reinraum-Erweiterung auf seinem Campus in Leuven aus.

Imec waży NanoIC-Pilotlinie i przyspiesza innowacje w dziedzinie technologii systemów na chipie poniżej 2 nm

Wyposażony w najnowocześniejsze narzędzia, w tym system High-NA-EUV firmy ASML, cleanroom Imec jest filarem inicjatywy NanoIC, która zajmuje się rozwojem technologii chipów poniżej 2 nm. Dokładnie cztery lata po tym, jak przewodnicząca UE Von der Leyen ogłosiła European Chips Act, ambicje…
3D-rysunek struktury urządzenia A14 przedstawiający 4 ułożone warstwy nanostruktur, lokalne połączenia oraz metalowy kontakt z tyłu. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact. Tablica komórek IGZO 4x4 2T0C, w której tranzystory odczytu/zapisu (RTX/WTX) znajdują się na górnym/dolnym poziomie i mają odpowiednie połączenia. / Tablica komórek IGZO 4x4 2T0C, w której tranzystory odczytu/zapisu (RTX/WTX) są na górnych/dolnych poziomach z odpowiednimi połączeniami.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Wprowadzenie nowych zestawów narzędzi projektowych procesów A14 i Embedded-DRAM (PDK) przyspiesza badania i innowacje w dziedzinie skalowania logiki i pamięci.

NanoIC kończy swój portfel PDK o pierwszy PDK logiki A14 i pamięci eDRAM

W dniu 02 lutego 2026 roku linia pilotażowa NanoIC, europejska inicjatywa koordynowana przez imec mająca na celu przyspieszenie innowacji w dziedzinie technologii układów scalonych z strukturami mniejszymi niż 2 nm, ogłosiła wydanie dwóch nowych zestawów narzędzi projektowych procesów (PD…
Zdjęcia systemu oksydacyjnego Veeco 300 mm do hybrydowego MBE BTO na epitaksji krzemu. / Photos of the Veeco 300mm oxide system for hybrid-MBE BTO on Silicon epitaxy. Przekrój obrazu z transmisyjnej mikroskopii elektronowej heterostruktury BaTiO3/SrTiO3/Si(001) z powiększeniami w wysokiej rozdzielczości za pomocą mikroskopii wysokorozdzielczej i mikroskopii sił atomowych. / Cross-sectional Transmission Electronic Microscopy image of the BaTiO3/SrTiO3/Si(001) heterostructure with high-resolution micrograph and atomic force micrograph images in inset.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Unikalne rozwiązanie dla epitykacji tytanianu baru na krzemie w celu przyspieszenia zastosowań w komunikacji danych i obliczeniach kwantowych

Veeco i imec opracowują proces kompatybilny z 300 mm, umożliwiający integrację tytanianu baru w fotonice krzemowej

Veeco Instruments Inc. (Nasdaq: VECO) oraz imec ogłosiły, że wspólnie opracowały proces odpowiedni do masowej produkcji o rozmiarze 300 mm, umożliwiający integrację bariumtytanu (BaTiO3 lub BTO) na platformie fotoniki silikonowej. BTO jest obiecującym materiałem o unikalnych właściwości…
Reinraum von Imec bildet die Grundlage für die PDKs von NanoIC, die auf 2-nm-Prozessabläufen basieren. (Bild: Imec) / Cleanroom firmy Imec stanowi podstawę dla PDK-ów NanoIC, opartych na procesach technologicznych 2 nm. (Zdjęcie: Imec)
  • ‌
  • Warsztaty / Kurs szkoleniowy

Obszerna aktualizacja Pathfinding N2 P-PDK od NanoIC umożliwia naukowcom i deweloperom zapoznanie się z pełnymi architekturami SoC oraz wspiera wprowadzanie innowacji.

NanoIC rozszerza swój przełomowy N2-PDK o zaawansowane makra pamięci SRAM

NanoIC-Pilotlinie, europejska inicjatywa koordynowana przez imec mająca na celu przyspieszenie innowacji w dziedzinie technologii chipów powyżej 2 nm, ogłosiła wydanie N2 P-PDK v1.0, ważnej aktualizacji ich N2 Pathfinding Process Design Kit (P-PDK). Ta wersja zawiera kilka nowych funkcji, w ty…
Abbildung 1 - (links) Übertragungskurven von 2D-pFET-Bauelementen mit defektpassivierten, synthetisch hergestellten WSe2-Schichten, wobei das beste Bauelement Imax = 690 µA/µm aufweist; (rechts) TEM-Querschnitt des fertigen 2D-pFET mit doppeltem Gate (Lch= Kanallänge; TG=Top-Gate; BG=Back-Gate; S=Source; D=Drain; IL=Interlayer), in Zusammenarbeit mit TSMC. / Figure 1 – (Left) Transfer curves of 2D-pFET devices using defect-passivated synthetically-created bi-layer WSe2 films, with best device showing Imax = 690 µA/µm; (right) TEM cross-section of finalized dual-gated 2D pFET (Lch=channel length; TG=top gate; BG=back gate; S=source; D=drain; IL=interlayer), in collaboration with TSMC. Rysunek 2 – (a) Suchanie na sucho w SiO2; (b) suchanie na sucho i na mokro, selektywnie zatrzymujące się na monowarstwowym kanale WS2, przy czym również usuwana jest warstwa pośrednia AlOx na całej długości kanału (we współpracy z Intel).
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Współpraca z wiodącymi producentami półprzewodników jest kluczowa dla optymalizacji kluczowych modułów do integracji materiałów 2D w elementach

Imec rozwija technologię elementów opartą na materiałach 2D, aby wspierać mapę drogową przyszłej technologii logiki

– W ramach współpracy z czołowymi producentami półprzewodników, Imec zajął się najważniejszymi wyzwaniami związanymi z rozwojem technologii 2D-układów, która jest uważana za długoterminową opcję rozszerzenia mapy drogowej technologii logiki.
– Współpraca z TSMC doprowadziła do pFET-ów opartych na WSe2 o rekordowy…
Podgląd NEWSLETTERÓW

Lepsza informacja: ROCZNIK, NEWSLETTER, NEWSFLASH, NEWSEXTRA oraz KATALOG EKSPERTÓW

Bądź na bieżąco i subskrybuj nasz comiesięczny newsletter e-mail oraz NEWSFLASH i NEWSEXTRA. Dodatkowo dowiedz się z drukowanego ROCZNIKA, co dzieje się w świecie cleanroomów. A z naszego katalogu dowiesz się, kto jest EKSPERTEM w cleanroomie.

Pfennig Reinigungstechnik GmbH Buchta HJM Piepenbrock