Nuovo anno, nuovo lavoro? Dai un'occhiata alle offerte! altro ...
Berner International GmbH Hydroflex MT-Messtechnik Vaisala
cleanroom online
Tedesco Inglese Francese Ungherese Polacco Ceco Italiano Spagnolo Olandese

Tutte le pubblicazioni di IMEC Belgium

Figura 1. Rappresentative immagini REM di wafer EUV con NA 0,55 che mostrano la strutturazione CAR su strutture di logica metallica e via con passo ridotto, tra cui SRAM (AEI), PnR (AEI), test a zig zag (ADI) e via di logica casuale a 28 nm C2C (ADI) (AEI = ispezione dopo l'etching; ADI = ispezione dopo lo sviluppo).
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Imec e i suoi fornitori di materiali ottimizzano le loro piattaforme basate su resistenza chimicamente rinforzata (CAR) per la microfabbricazione EUV di strutture singole con alta apertura numerica (NA) di linee con un passo di 22 nm, che supportano i design logici A14/A10

Imec dimostra lo sviluppo avanzato di resisten chimicamente rinforzati per la litografia EUV ad alta apertura numerica (NA)

– Imec ottimizza la tecnologia basata su CAR per le procedure di patterning singolo con NA elevata nel campo EUV su più strati dei nodi tecnologici logici A14/A10.
– Sono state dimostrate diverse strutture logiche con spazi stretti tra linee e contatti, tra cui strutture di prova a forma di meandro e…
Figura 1 – Confronto schematico tra l'approccio tradizionale „Via-Middle“ (a sinistra) e l'approccio „Local-BDI“ TSV (a destra), assumendo un'altezza delle celle di 115 nm e uno spessore di silicio di 500 nm. Figura 2 – Dipendenza della resistenza della catena dalle strutture TSV/MOL-Via dall'errore di sovrapposizione in una finestra di sovrapposizione di 30 nm. La linea nera continua rappresenta i risultati della simulazione; le linee tratteggiate indicano una deviazione del ±5 %.
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Il nuovo approccio all'integrazione utilizza through-silicon vias autoadattati con una larghezza di struttura inferiore a 100 nm, consentendo così connessioni dalla parte anteriore a quella posteriore, caratterizzate da bassa resistenza, bassi correnti di perdita e buona precisione di sovrapposizione.

Sony e imec presentano un modulo ad alta densità per il collegamento posteriore, che consente l'integrazione di chip 3D di prossima generazione

– Sony e imec presentano un nuovo modulo per l'integrazione di through-silicon vias (TSV) posteriori ad alta densità e sub-100 nm, basato su una procedura autoadattativa per l'isolamento dielettrico locale sul retro (local BDI).
– I TSV front-to-back così ottenuti presentano un rapporto di aspetto pi…
Figura 1 – (A) Immagine di microscopia elettronica a scansione HAADF con taglio X di un elemento strutturale WS₂ con una distanza tra i contatti di 50 nm, una lunghezza di contatto di 19 nm e una larghezza di 256 nm dopo l'etching della linea di collegamento del gate. E (B) l'analisi corrispondente tramite spettroscopia a dispersione di energia (EDS). Figura 2 – MoS2-nFETs e WSe2-pFETs con una distanza di contatto di 50 nm e una larghezza del canale rilassata (650 nm), integrate sullo stesso wafer da 300 mm, mostrano una buona corrispondenza della tensione di soglia.
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Un nuovo approccio di integrazione da 300 mm per componenti basato su materiali 2D consente la realizzazione di n-FET e p-FET scalabili con un passo di contatto in polimero di 50 nm.

ASML, TSMC e imec rendono i transistor industrializzabili realizzati con materiali 2D più tangibili attraverso un'integrazione rivoluzionaria a 300 mm

– ASML, TSMC e imec presentano un innovativo processo di integrazione da 300 mm per transistor basati su materiali 2D, con il quale per la prima volta sono stati realizzati transistor n- e p-scalati con una distanza di contatto (CPP) di 50 nm, strutturati mediante litografia EUV.
– Sono stati ottenut…
MIMCAP ad alta densità in un interposer in silicio da 300 mm MIMCAP ad alta densità in un interposer in silicio da 300 mm
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Imec consente l'integrazione di III-V-chiplet su Si-CMOS. permette attraverso lo sviluppo della sua piattaforma di interposizione RF in silicio da 300 mm con MIMCAP ad alta densità, modellazione passiva e bonding assistito da laser

– Imec sta sviluppando il suo interposer in silicio RF da 300 mm in una piattaforma unica a livello di sistema per l'integrazione eterogene di chiplet III-V su Si-CMOS, con l'obiettivo di coprire applicazioni nel campo delle comunicazioni mmWave/sub-THz e applicazioni ad alta velocità nei data cente…
Array di qubit funzionante con distanze tra i plunger (P) e le barriere (B) di circa 6 nanometri, reso possibile dalla litografia EUV ad alta NA. L'immagine mostra inoltre le porte di accumulo (A) e di confinamento (C).
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Il sistema di litografia più avanzato, che sarà di fondamentale importanza per i futuri memorie ad alte prestazioni e microchip, svolgerà un ruolo chiave nello sviluppo della tecnologia quantistica.

Unico nel suo genere al mondo: imec presenta un modulo di qubit a punti quantici, prodotto con litografia EUV ad alta NA

    1. Imec presenta per la prima volta al mondo un elemento di base di un qubit a punti quantici, prodotto mediante litografia EUV ad alta NA.
2. Questa dimostrazione rappresenta una pietra miliare nel percorso verso la scalabilità industriale di qubit più affidabili, le unità di calcolo fondamentali…
Figura 1 – (a) Rappresentazione schematica della struttura 3D-CCD basata su tre linee di parola: gate inferiore (BG), gate centrale (CG) e gate superiore (TG), con Source (S) in basso e Drain (D) in alto; (b) Immagine di sezione trasversale TEM che mostra tre strati di gate con una distanza tra le linee di parola di 80 nm. Figura 2 – (a) Rappresentazione dello schema di controllo attraverso tre gate per il trasferimento di carica seriale in una memoria 3D-CCD con tre linee di parola; (b) Rappresentazione schematica del funzionamento del 3D-CCD, che illustra il trasferimento di elettroni attraverso la formazione e lo spostamento di pozzi di potenziale sotto i gate. Figura 3 – (a) Curve I-f di 7 componenti con diversi diametri dei Memory Holes (MH), misurate fino a 4 MHz; (b) il numero di elettroni trasferiti per ciclo, determinato dalla pendenza delle rispettive curve I-f.
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

La fattibilità dell'integrazione di un componente CCD (Charge Coupled Device) in un'architettura simile a 3D-NAND apre la strada a una soluzione di memoria economica con alta densità di bit, per superare il limite di memoria nelle carichi di lavoro specif

Imec presenta la prima implementazione tridimensionale di un elemento di circuito a carica per applicazioni di memoria AI

– Imec presenta la prima implementazione 3D di un sensore di immagine a carica accoppiata (CCD) con un canale in Indio-Gallio-Zinco-Ossido (IGZO), che offre potenzialità per applicazioni di memoria AI.
– Grazie alla produzione a basso costo, all'elevata densità di bit e alla proprietà di indirizzamen…
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Il passo amplia la competenza globale nel settore dei servizi ASIC e mira a realizzare i progetti più impegnativi del settore nei settori dell'IA, HPC, telefonia mobile e automotive.

IC-Link di imec si unisce alla TSMC 3DFabric® Alliance per promuovere innovazioni nel campo delle tecnologie di packaging avanzate e degli IC 3D

Imec, un centro di ricerca e innovazione leader a livello mondiale nel campo delle tecnologie avanzate dei semiconduttori, ha annunciato che IC-Link by imec, il fornitore di servizi di progettazione e produzione di imec per ASIC e silicio fotonico, ha aderito alla TSMC Open Innovation Platform® (OIP…
  • ‌
  • Elettronica (wafer, semiconduttori, microchip,...)

Nuovi PDK di interconnessione avanzati aprono la strada a un'integrazione chip-a-chip ad alta densità ed efficiente dal punto di vista energetico.

NanoIC apre l'accesso ai primi PDK per connessioni di bonding ibrido Fine-Pitch-RDL e D2W

Il 02 marzo 2026, la NanoIC-Prototype Line, un'iniziativa europea coordinata da imec per accelerare le innovazioni nel settore delle tecnologie dei chip oltre i 2 nm, ha pubblicato due PDK (Process Design Kits) avanzati e unici per le tecnologie di interconnessione: un PDK per i Fine-Pitch-Redistrib…
Uno sguardo alla NEWSLETTER

Meglio informati: Con l'ANNUARIO, la NEWSLETTER, il NEWSFLASH, il NEWSEXTRA e la GUIDA DEGLI ESPERTI

Rimani aggiornato e iscriviti alla nostra NEWSLETTER mensile via e-mail, al NEWSFLASH e al NEWSEXTRA. Ottieni ulteriori informazioni sul mondo delle camere bianche con il nostro ANNUARIO stampato. E scopri chi sono gli esperti di camere bianche nella nostra guida.

HJM Becker Pfennig Reinigungstechnik GmbH Systec & Solutions GmbH