Imec presenteert de eerste driedimensionale implementatie van een ladingsgekoppeld element voor KI-opslagtoepassingen

Figuur 1 – (a) Schematische weergave van de 3D-CCD-structuur gebaseerd op drie woordgeleiders: onderste poort (BG), middelste poort (CG) en bovenste poort (TG), waarbij de Source (S) onderaan en de Drain (D) bovenaan bevinden; (b) TEM-doorntsnede die drie poortlagen toont met een woordgeleiderafstand van 80 nm.

Figuur 2 – (a) Weergave van het aansturingsschema via drie poorten voor de seriële ladingsoverdracht in een 3D-CCD-geheugen met drie woordlijnen; (b) Schematische weergave van de werking van de 3D-CCD, die de elektronenoverdracht illustreert door de vorming en verschuiving van potentiaalputten onder de poorten.

Figuur 3 – (a) I-f-kenlijnen van 7 componenten met verschillende diameters van het Memory Hole (MH), gemeten tot 4 MHz; (b) het aantal elektronen dat per cyclus wordt overgedragen, bepaald uit de helling van de bijbehorende I-f-curve.

– Imec presenteert de eerste 3D-implementatie van een ladingsgekoppelde beeldsensor (CCD) met een kanaal uit Indium-Gallium-Zink-Oxide (IGZO), die potentieel biedt voor KI-opslagtoepassingen.
– Door de kostenefficiënte fabricage, de hoge bitsnelheid en de blokadresserende eigenschap is de 3D-CCD-onderdeel veelbelovend als Compute Express Link (CXL®)-buffergeheugen van type 3, dat steeds belangrijker wordt bij commerciële KI-opslagtoepassingen.
– Ladingsoverdracht werd succesvol getest in een structuur met drie woordlijnen en een verticaal geïntegreerde IGZO-kanaal.
– "Het potentieel van de 3D-CCD-onderdeel voor gebruik als buffergeheugen ligt in de geschiktheid voor integratie in een 3D-NAND-flasharchitectuur, wat wij nu voor het eerst demonstreren." – Maarten Rosmeulen, programmamanager voor opslag bij imec.

Deze week presenteert imec, een wereldwijd toonaangevend onderzoeks- en innovatiecentrum voor geavanceerde halfgeleidertechnologieën, op de IEEE International Memory Workshop (IMW) 2026 een 3D-implementatie van een CCD-opslagonderdeel met IGZO-kanaal – een wereldprimeur. Het functionele 3D-CCD-onderdeel bestaat uit verticale geheugengaten die geboord zijn door een stapel van drie woordlijnen, die dienen als fasen-gates. De ladingsoverdracht (die de bits vertegenwoordigt) kon worden gedemonstreerd bij een overdrachtssnelheid van >4 MHz. De haalbaarheid van het verwerken van het CCD-onderdeel binnen een 3D-NAND-flasharchitectuur garandeert een kostenefficiënte productie en bitsdichtheden die de grenzen van DRAM overtreffen. Dit maakt het blokadresserende 3D-CCD-onderdeel tot een aantrekkelijk Compute Express Link (CXL®) type-3 buffergeheugen voor KI-toepassingen – ontworpen om meerdere processoren via een CXL®-switch met hoge bandbreedte te voorzien van grote gegevensblokken.

De onverzadigbare opslagbehoefte van KI drukt de DRAM-gebaseerde opslagtechnologie aanzienlijk, die steeds moeilijker wordt om de trend van kostenverlaging per bit bij te houden. Daarom zoekt de opslagindustrie naar alternatieve, kosteneffectievere opslagoplossingen die DRAM en DRAM-gebaseerd High-Bandwidth Memory (HBM) kunnen aanvullen voor KI-specifieke workloads. Tegelijkertijd zijn nieuwe opslaginterfaces ontwikkeld die, in vergelijking met traditionele Double-Data-Rate-bussen (DDR), een efficiënter gebruik van de hoofdgeheugenbronnen mogelijk maken. Een daarvan is CXL®, een geheugensprotocol dat is ontworpen om via een CXL®-switch grote geheugencools voor meerdere processoren beschikbaar te maken. Deze zogenaamde CXL®-type-3 buffergeheugens verschillen in specificaties van DRAM en bieden een ideale gelegenheid voor de introductie van nieuwe opslagtechnologieën.

In 2024 introduceerde imec het concept van de 3D-CCD met IGZO-kanaal – met veelbelovende vooruitzichten voor gebruik als CXL®-type-3 buffergeheugen – en demonstreerde de opslagwerking op basis van een 2D-proof-of-concept. Maarten Rosmeulen, programmamanager voor opslag bij imec: "Het potentieel van deze CCD-onderdeel voor gebruik als buffergeheugen ligt in de mogelijkheid om te worden geïntegreerd in een 3D-NAND-flash-string-architectuur – de meest kosteneffectieve methode om een schaalbare, hoge bitsdichtheid te bereiken die naar schatting ver boven de grenzen van DRAM uitgaat. We tonen nu voor het eerst een werkende 3D-implementatie met een structuur van 3 woordlijnen, waarbij verticale IGZO-kanalen worden bereikt met afmetingen vergelijkbaar met die van 3D-NAND (d.w.z. geheugengaten met een diameter van 80–120 nm)."

In het 3D-onderdeel zijn de CCD-registers – of strings – geïntegreerd in verticale kanalen die via een door 3D-NAND geïnspireerde "Punch-and-Plug"-methode door de 3-woordlijnstapel worden geboord. De horizontale woordlijnen fungeren als gates en bepalen een bitvolgorde voor elke string. Deze bits zijn gebaseerd op ladingen die met behulp van een pulserend spanningsschema seriële overdracht en opslag via de gates mogelijk maken.

"We bereiken een betrouwbare ladingsoverdracht langs het verticale IGZO-kanaal bij snelheden van meer dan 4 MHz," voegt Maarten Rosmeulen toe. "Het aantal ladingen dat per cyclus wordt overgedragen, is gemeten op enkele duizenden, wat voldoende is voor het opslaan van één of zelfs meerdere bits in echte opslagtoepassingen. In tegenstelling tot byte-adresserbare DRAM is ons 3D-CCD-onderdeel ontworpen voor gegevensopslag op blokniveau, wat beter geschikt is voor moderne KI-workloads. Deze resultaten, in combinatie met een onbeperkte levensduur, lange gegevensopslag (gegarandeerd door het IGZO-kanaalmateriaal) en laagspanningswerking (door de ladingsgebaseerde aard van de opslag), brengen de 3D-CCD-technologie een stap dichter bij buffergeheugen-implementaties. In ons lopende werk richten we ons op het verhogen van het aantal woordlijnen en het optimaliseren van de uitleesfase van ons 3D-CCD-buffergeheugen. We zijn nu klaar om onze 3D-CCD-onderdeeltechnologie samen met industriële partners naar een hoger niveau te tillen en het volledige potentieel ervan voor KI-opslagtoepassingen te benutten."