Sony en imec presenteren een hoogdicht modul voor de achterzijdeverbinding, dat de integratie van 3D-chips van de volgende generatie mogelijk maakt

Figuur 1 – Schematische vergelijking tussen (links) de traditionele „Via-Middle“-benadering en (rechts) de „Local-BDI“-TSV-benadering onder de aanname van een celhoogte van 115 nm en een siliciumdikte van 500 nm.

Figuur 2 – Afhankelijkheid van de ketenweerstand van TSV/MOL-via-structuren van de overlayfout bij een overlay-venster van 30 nm. De doorlopende zwarte lijn geeft de simulatiegegevens weer; de gestippelde lijnen staan voor een afwijking van ±5 %.

– Sony en imec presenteren een nieuw modul voor de integratie van hoogdichte, achterzijde-verbindingen met door-gaatjes (TSV's) onder de 100 nm, gebaseerd op een zelfuitgelijnde methode voor lokale diëlektrische isolatie aan de achterzijde (local BDI).
– De zo ontstane front-naar-achter TSV's vertonen in vergelijking met TSV's die met een conventionele Via-Middle-TSV-methode zijn vervaardigd, een gunstiger zijverhouding, een drievoudig lagere weerstand, een drievoudig groter overlappingsvenster en lagere lekstromen.
– Het nieuwe integratieconcept biedt bovendien een oplossing voor dichte achterzijde-verbindingen die bij halfgeleidercomponenten van de volgende generatie door relatief dik silicium moeten lopen.
– „Het lokale BDI-module zal nieuwe 3D-integratieconcepten mogelijk maken voor een breed scala aan toepassingen, waaronder geavanceerde logica- en geheugentoepassingen“, – Zsolt Tokei, imec

Imec, een wereldwijd toonaangevend onderzoeks- en innovatiecentrum voor geavanceerde halfgeleidertechnologieën, en Sony Semiconductor Solutions Corporation (Sony) presenteerden op het IEEE/JSAP-symposium 2026 voor VLSI-technologie en schakelingen gezamenlijk een nieuw integratiemodule voor hoogdichte achterzijde-verbindingen – sleutelcomponenten van 3D-stapeling- en achterzijde-functionaliserings-technologieën. De module is gebaseerd op een zelfuitgelijnde lokale diëlektrische isolatiestap aan de achterzijde (Local BDI), wat leidt tot hoogdichte front-naar-achter Through-Silicon Vias (TSV's) met lage weerstand en lage lekstromen, waarbij het overlay-venster driemaal groter is dan bij traditionele TSV-benaderingen. De Local-BDI-TSV-benadering is een integratiemethode die nieuwe 3D-integratieconcepten mogelijk maakt voor diverse toepassingen, waaronder logica- en geheugenchips.

De functionalisering van de achterzijde en de 3D-stapeling zijn sleuteltechnologieën voor halfgeleidercomponenten van de volgende generatie. Ze vereisen hoogdichte achterzijde-verbindingen om de connectiviteit tussen de fijn gestructureerde actieve voorzijde en de minder dicht gestructureerde waferrug te waarborgen. Een veelbelovende aanpak voor het vervaardigen van achterzijde-verbindingen is de Via-Middle-TSV-methode. Deze aanpak maakt weliswaar een hoogdichte verbinding tussen voor- en achterzijde mogelijk, maar de TSV's vertonen doorgaans een ongunstige zijverhouding, wat zowel met betrekking tot metallisatie als elektrische prestaties uitdagingen met zich meebrengt.

Sony en imec stellen nu gezamenlijk een alternatief module voor voor de integratie van achterzijde-TSV's, dat wordt aangeduid als „local BDI“. Het hart van dit module vormt een zelfuitgelijnde isolatiestructuur die lokaal wordt gevormd op de overlap tussen de TSV's en het actieve gebied van de voorzijde van de wafer (zie ook afbeelding 1). Deze nieuwe aanpak voor de achterzijde-verbinding biedt aanzienlijke voordelen ten opzichte van de traditionele Via-Middle-TSV-methode.

Zsolt Tokei, imec Fellow en programmamanager voor 3D-systeemintegratie: „Uitgaande van de al aanwezige, hoogdichte en smalle doorcontacten op de voorzijde van de wafer (d.w.z. de Middle-of-Line doorcontacten (MOL)), maakt ons module voor het eerst de overgang mogelijk naar veel bredere TSV-verbindingen tussen de actieve voorzijde en de achterzijde van de wafer. In vergelijking met een Via-Middle-TSV-benadering hebben de lokale BDI-TSV's een kritische afmeting (CD) aan de onder- en bovenkant die 50% groter is, wat het metallisatieproces vereenvoudigt en de weerstand verdrievoudigt. Het proces vergroot ook de toleranties voor foutieve uitlijning tussen de TSV's en de smalle MOL-verbindingen tot wel 30 nm – gedemonstreerd voor een standaardcellenconfiguratie met een celhoogte van 115 nm. Daarnaast bieden de zelfuitgelijnde structuren binnen dit verbeterde overlappingsvenster een zeer goede isolatie ten opzichte van het omringende siliciumsubstraat, zoals blijkt uit lekstroommetingen.“

Het proces begint met de gebruikelijke FEOL-, MOL- en BEOL-bewerking, gevolgd door wafer-bonding en siliciumdunning. De lokale BDI-formatie in de overlappingsgebieden van TSV en actieve lagen omvat de conforme afstelling van een diëlektricum en isotroop etsen, waarna de TSV-metallisatie volgt. „Het lokale BDI-module zal nieuwe 3D-integratieconcepten mogelijk maken voor een breed scala aan toepassingen – waaronder geavanceerde logica- en geheugentoepassingen“, voegt Zsolt Tokei toe. „Daarnaast maakt ons module, in tegenstelling tot achterzijde- integratieconcepten die gebaseerd zijn op het verwijderen van het resterende bulk-silicium, het verbinden van TSV's door bulk-silicium met een dikte tot 500 nm mogelijk. Dit is relevant voor toepassingen zoals DRAM, die gebruikmaken van de relatief dikke siliciumlaag die op de waferrug achterblijft.“

Takushi Shigetoshi, senior manager bij Sony en hoofdauteur van het artikel, voegt toe: „3D-integratie wint aan belang in een breed scala van halfgeleiderapplicaties, en het is van groot belang om verschillende concepten voor achterzijde-verbindingen te ontwikkelen die afhankelijk van de doeltoepassing kunnen worden gekozen.“