- Électronique (wafers, semi-conducteurs, microprocesseurs,...)
- Traduit avec IA
Imec développe la technologie de composants basée sur des matériaux 2D pour soutenir la feuille de route de la future technologie logique
La collaboration avec les principaux fabricants de semi-conducteurs est essentielle pour l'optimisation des modules clés pour l'intégration de matériaux 2D dans les composants
– En collaboration avec des fabricants de semi-conducteurs de premier plan, Imec a abordé les principaux défis dans le développement de la technologie des composants 2D, considérée comme une option à long terme pour l'élargissement de la feuille de route de la technologie logique.
– La collaboration avec TSMC a conduit à des pFETs à base de WSe2 avec des performances record (avec Imax allant jusqu'à 690 µA/µm), fabriqués dans un processus compatible avec la fabrication en usine.
– Le partenariat avec Intel a permis le développement de modules compatibles avec la fabrication en usine pour la formation de contacts Source/Drain et l’intégration de stacks de grilles (avec une épaisseur d’oxyde équivalent (EOT) réduite).
– "Imec a optimisé des modules critiques pour l’intégration de matériaux 2D en utilisant des couches de matériaux 2D de haute qualité fournies par les fabricants de semi-conducteurs. Cette approche combinée a joué un rôle déterminant dans l’avancement de la technologie." - Gouri Sankar Kar, imec.
Cette semaine, imec, le centre de recherche mondial leader en technologies avancées de semi-conducteurs, présentera lors de l’IEEE International Electron Devices Meeting (IEDM) 2025 la performance révolutionnaire des FETs de type p avec des canaux en monolayer de WSe2 et des modules améliorés compatibles avec la fabrication pour la formation de contacts Source/Drain et l’intégration de stacks de grilles. Ces résultats, obtenus en collaboration avec des fabricants de semi-conducteurs de premier plan, représentent une avancée significative pour la technologie basée sur les matériaux 2D, considérée comme une option prometteuse à long terme pour l’élargissement de la feuille de route des technologies logiques.
Le remplacement des canaux de conduction en silicium par des couches atomiquement fines de dichalcogénures de métaux de transition 2D (MX2) promet une mise à l’échelle ultime des longueurs de grille et de canal tout en maintenant une bonne contrôle électrostatique du canal et une haute mobilité des porteurs de charge. Parmi les étapes clés à atteindre figurent la déposition de couches de matériaux 2D de haute qualité, l’intégration de stacks de grilles, la formation de contacts Source/Drain à faible résistance et leur intégration dans des usines de 300 mm. Alors que la plupart des efforts se concentrent sur l’amélioration des composants de type n (avec des canaux en WS2 ou MoS2), des travaux fondamentaux supplémentaires sont nécessaires pour les composants de type p, qui nécessitent d’autres matériaux de canal (comme WSe2).
Gouri Sankar Kar, VP R&D des Technologies de dispositifs de calcul et de mémoire chez imec : "Lors de l’IEDM 2025, nous présenterons dans deux exposés séparés comment la collaboration étroite avec des fabricants de semi-conducteurs de premier plan dans le cadre du programme d’affiliation industrielle CMOS (IIAP) d’imec a permis une avancée dans la performance des composants à base de matériaux 2D. Dans ces deux partenariats, la combinaison de couches de matériaux 2D de haute qualité fournies par le fabricant avec les modules de contact et de grille optimisés d’imec a joué un rôle clé pour faire progresser cette technologie au-delà de l’état de l’art."
« La déposition de l’oxyde diélectrique HfO2 en top-gate sur un canal MX2 nécessite une couche de germination supplémentaire pour soutenir la nucléation et la croissance de HfO2 », explique Gouri Sankar Kar. « Pour les nFETs, ce problème est résolu par la création d’une couche limite d’AlOx, mais pour les pFETs, cette approche est un défi en raison des propriétés différentes du matériau de canal WSe2 par rapport à ses homologues de type n. En collaboration avec TSMC, nous avons commencé avec une double couche synthétique de WSe2, créée par transfert de deux monolayers de haute qualité de WSe2 de TSMC sur nos substrats. Ensuite, nous avons oxydé la couche supérieure de WSe2 pour la transformer en une couche limite favorisant la déposition de HfO2, ce qui a permis de soutenir avec succès la croissance du diélectrique de grille HfO2. Cette approche d’intégration en laboratoire compatible avec la fabrication a conduit à des performances record pour nos pFETs à double grille."
Une autre présentation met en lumière la collaboration entre imec et Intel dans le développement de modules compatibles avec la fabrication sur 300 mm pour la formation de contacts Source/Drain et l’intégration de stacks de grilles pour les FETs 2D de type n (WS2 et MoS2) et de type p (WSe2). « L’innovation clé réside dans l’application d’un processus d’oxydation sélective sur les couches de matériaux 2D de haute qualité d’Intel, recouvertes d’une couche limite d’AlOx, d’une couche de HfO2 et d’une couche de SiO2 », explique Gouri Sankar Kar. « Ce processus d’oxydation a permis la formation de contacts supérieurs compatibles avec la fabrication, semblables à des dômes – une première mondiale. De plus, lors du processus d’oxydation verticale du contact, la couche limite d’AlOx a été gravée latéralement, permettant d’éliminer l’AlOx du canal. Cela a considérablement réduit la valeur EOT de la grille supérieure, améliorant ainsi les caractéristiques de transmission de la grille. »
Cette recherche a été financée par le programme exploratoire de logique IIAP d’imec, par le projet pilote 2D-PL dans le cadre d’Horizon Europe (101189797) et par les accords de subvention Horizon 2020 (952792).
IMEC Belgium
3001 Leuven
Belgique








