Imec továbbfejleszti a 2D anyagokon alapuló építőelemek technológiáját, hogy támogassa a jövőbeli logikai technológia útitervét

Ábra 1 - (balra) Átvitel görbék 2D-pFET eszközöknél, amelyek hibamentesített, szintetikusan előállított WSe2 rétegeket tartalmaznak, a legjobb eszköz Imax = 690µA/µm értéket mutat; (jobbra) TEM keresztmetszet a kész, kettős kapus 2D-pFET-ről (Lch=csatorna hossza; TG=felső kapu; BG=hátsó kapu; S=forrás; D=kimenet; IL=rétegek közötti tér), együttműködésben a TSMC-vel.

Ábra 2 - (a) Száraz maratás SiO2-ben; (b) száraz és nedves maratás, amely szelektíven megáll a WS2-monolayer csatornán, és a teljes csatornavonal mentén eltávolítja az AlOx közbenső réteget (az Intel-lel együttműködve). / Ábra 2 – (a) Mélyedés száraz marása SiO2-ben; (b) száraz és nedves maratás, amely szelektíven megáll a WS2-monolayer csatornán, és az AlOx közbenső réteget oldalirányban eltávolítja a teljes csatornavonal mentén (az Intel-lel együttműködve).

– Az imec vezető félvezetőgyártókkal együttműködve foglalkozott a 2D-s alkatrészek technológia fejlesztésének legfontosabb kihívásaival, amelyek hosszú távú lehetőségként szerepelnek a logikai technológia útitervének bővítésében.
– Az együttműködés a TSMC-vel rekordteljesítményű WSe2-alapú pFET-ekhez vezetett (max I_max akár 690 µA/µm), amelyek gyárbarát folyamat során készülnek.
– Az Intel-lel kötött partnerség javított gyárbarát modulokat eredményezett a forrás/nyelő kontaktusok kialakítására és a kapu-Stackek integrációjára (csökkentett EOT-vel).
– „Az imec optimalizálta a kritikus modulokat a 2D-anyagok integrációjához, magas minőségű 2D- anyagrétegeket felhasználva, amelyeket a félvezetőgyártók biztosítottak. Ez az összetett megközelítés jelentősen hozzájárult a technológia fejlesztéséhez.” - Gouri Sankar Kar, imec.

Ez a hét az imec, a világ vezető kutatóközpontja a fejlett félvezetőtechnológiák terén, bemutatja a IEEE International Electron Devices Meeting (IEDM) 2025-en a p-típusú FET-ek áttörő teljesítményét monolayer WSe2 csatornákkal és a gyárbarát modulok fejlesztését a forrás/nyelő kontaktusok és a kapu-Stackek integrációja terén. Ezek az eredmények, amelyek vezető félvezetőgyártókkal való együttműködés eredményeként születtek, jelentős lépést jelentenek a 2D-anyagokon alapuló technológia fejlődésében, amely hosszú távon ígéretes lehetőségként szerepel a logikai technológiák útitervének bővítésében.

A Si-vezetőcsatornák helyett atomvastag rétegek alkalmazása 2D-átmeneti fém-dichalkogenideken (MX2) alapuló csatornák esetében ígéretes a kapu- és csatornaméret végső skálázására, miközben jó elektrosztatikus csatornaellenőrzés és magas töltéshordozó- mobilitás megmarad. Kulcsfontosságú mérföldkövek közé tartozik a magas minőségű 2D- anyagrétegek bevonása, a kapu-Stackek integrációja, a forrás-/nyelőkontaktusok alacsony ellenállású kialakítása és az integráció 300 mm-es gyárakban. Míg a legtöbb erőfeszítés az n-típusú eszközök (WS2 vagy MoS2 csatornákkal) fejlesztésére irányul, alapvető munka szükséges a p-típusú eszközök terén, amelyek más csatornamaterialokat (például WSe2) igényelnek.

Gouri Sankar Kar, az imec R&D vezetője a számítási és memóriaeszközök technológiáinál: „Az IEDM 2025-ön két különböző előadásban mutatjuk be, hogyan tett áttörést az imec CMOS Iparági tagsági programjának (IIAP) keretében folytatott intenzív együttműködés a 2D-anyagokon alapuló eszközök teljesítményében. Mindkét partnerségben kulcsszerepet játszott a magas minőségű 2D- anyagrétegek, amelyeket a gyártó biztosított, és az imec által optimalizált kontakt- és kapu-modulok kombinációja, amelyek segítették a technológia fejlesztését a jelenlegi szint fölé."

„A top-gate HfO2- dielektrikum bevonása egy MX2-csatornánál további magkezdeti réteget igényel a magképződés és a HfO2 növekedésének támogatására” – magyarázza Gouri Sankar Kar. „Az nFET-ek esetében ezt a problémát az AlOx határréteg kialakításával oldottuk meg, de a pFET-eknél ez kihívást jelent a WSe2 csatornamaterial különböző tulajdonságai miatt, összehasonlítva a n-típusú társaival. Az együttműködés a TSMC-vel egy szintetikus WSe2 kettős rétegből indult, amelyet két magas minőségű WSe2 monolayer átadásával alakítottunk ki a TSMC-től származó szubsztrátokra. Ezután oxidáltuk a legfelső WSe2-monolayer-t, és határfelületi réteggé alakítottuk, amely sikeresen támogatta a HfO2 kapu-oxid bevonását. Ez a gyárbarát, laboratóriumi integrációs megközelítés rekordteljesítményt eredményezett a kettős kapuval rendelkező pFET-ekben."

Egy másik előadás bemutatja az együttműködést az imec és az Intel között a 300 mm-es gyártásra alkalmas modulok fejlesztésében, a forrás-/nyelőkontaktusok és a kapu-Stackek integrációja terén n-típusú (WS2 és MoS2) és p-típusú (WSe2) 2D-FET-ekhez. „A kulcsinnováció az, hogy az Intel magas minőségű 2D- anyagaira alkalmazott szelektív oxidációs eljárás révén, amelyet egy AlOx határréteg, egy HfO2 réteg és egy SiO2 réteg fed, gyárbarát, dámászereszerű felső kontaktusokat alakítottunk ki” – magyarázza Gouri Sankar Kar. „Az oxidációs eljárás lehetővé tette a gyártásilag kompatibilis felső kontaktusok kialakítását – ez világszinten újdonság. Emellett a vertikális kontaktus-oxidációs folyamat során az AlOx határréteget oldalirányban is megmunkálták, így eltávolítva az AlOx-t a csatorna területéről. Ez jelentősen csökkentette a felső kapu EOT-értékét, pozitívan befolyásolva a kapu átvitelét.”

Ez a kutatás az imec IIAP Exploratory Logic programja, a Horizon Europe (101189797) és a Horizon 2020 (952792) támogatási megállapodásain keresztül finanszírozott 2D-PL pilot vonal projektje által támogatott.