Imec rozwija technologię elementów opartą na materiałach 2D, aby wspierać mapę drogową przyszłej technologii logiki

Abbildung 1 - (links) Übertragungskurven von 2D-pFET-Bauelementen mit defektpassivierten, synthetisch hergestellten WSe2-Schichten, wobei das beste Bauelement Imax = 690 µA/µm aufweist; (rechts) TEM-Querschnitt des fertigen 2D-pFET mit doppeltem Gate (Lch= Kanallänge; TG=Top-Gate; BG=Back-Gate; S=Source; D=Drain; IL=Interlayer), in Zusammenarbeit mit TSMC. / Figure 1 – (Left) Transfer curves of 2D-pFET devices using defect-passivated synthetically-created bi-layer WSe2 films, with best device showing Imax = 690 µA/µm; (right) TEM cross-section of finalized dual-gated 2D pFET (Lch=channel length; TG=top gate; BG=back gate; S=source; D=drain; IL=interlayer), in collaboration with TSMC.

Rysunek 2 – (a) Suchanie na sucho w SiO2; (b) suchanie na sucho i na mokro, selektywnie zatrzymujące się na monowarstwowym kanale WS2, przy czym również usuwana jest warstwa pośrednia AlOx na całej długości kanału (we współpracy z Intel).

– W ramach współpracy z czołowymi producentami półprzewodników, Imec zajął się najważniejszymi wyzwaniami związanymi z rozwojem technologii 2D-układów, która jest uważana za długoterminową opcję rozszerzenia mapy drogowej technologii logiki.
– Współpraca z TSMC doprowadziła do pFET-ów opartych na WSe2 o rekordowych osiągach (z Imax do 690µA/µm), które są produkowane w procesie kompatybilnym z fabryką.
– Partnerstwo z Intelem zaowocowało ulepszonymi modułami kompatybilnymi z fabryką do tworzenia kontaktów Source/Drain oraz integracji stosów bramek (z zredukowaną równoważną grubością tlenku EOT).
– "Imec zoptymalizowało krytyczne moduły do integracji materiałów 2D, wykorzystując wysokiej jakości warstwy materiałów 2D, dostarczane przez producentów półprzewodników. To połączone podejście miało kluczowe znaczenie dla postępu technologicznego." - Gouri Sankar Kar, imec.

W tym tygodniu imec, światowy lider w dziedzinie badań nad zaawansowanymi technologiami półprzewodnikowymi, zaprezentuje na IEEE International Electron Devices Meeting (IEDM) 2025 przełomowe osiągnięcia w zakresie p-FET-ów z monolayerowymi kanałami WSe2 oraz ulepszonych modułów kompatybilnych z fabryką do tworzenia kontaktów Source/Drain i integracji stosów bramek. Wyniki te, uzyskane we współpracy z czołowymi producentami półprzewodników, stanowią istotny krok naprzód w technologii opartej na materiałach 2D, która jest uważana za obiecującą długoterminową opcję rozszerzenia mapy drogowej technologii logiki.

Zastąpienie kanałów przewodzących z Si cienkimi warstwami atomowymi z 2D-pochodnych metali przejściowych (MX2) obiecuje ostateczną skalowalność długości bramek i kanałów przy jednoczesnym zachowaniu dobrej kontroli elektrostatycznej kanału i wysokiej ruchliwości nośników ładunku. Kluczowe kamienie milowe obejmują depolimeryzację wysokiej jakości warstw materiałów 2D, integrację stosów bramek, tworzenie kontaktów Source/Drain o niskim oporze oraz integrację w fabrykach o rozmiarze 300 mm. Podczas gdy większość wysiłków koncentruje się na poprawie elementów typu n (z kanałami z WS2 lub MoS2), konieczne są dalsze podstawowe prace nad elementami typu p, które wymagają innych materiałów kanałowych (np. WSe2).

Gouri Sankar Kar, VP R&D ds. technologii urządzeń obliczeniowych i pamięciowych w imec: "Na IEDM 2025 pokażemy w dwóch odrębnych prezentacjach, jak intensywna współpraca z czołowymi producentami półprzewodników w ramach programu CMOS Industrial Affiliation Program (IIAP) od imec umożliwiła przełom w wydajności elementów z materiałów 2D. W obu partnerstwach kluczową rolę odegrało połączenie wysokiej jakości warstw materiałów 2D, dostarczanych przez producenta, z optymalizowanymi modułami kontaktów i bramek od imec, co pozwoliło wyprzedzić obecny stan techniki."

„Depolimeryzacja dielektryka HfO2 na górnej bramce z kanałem MX2 wymaga dodatkowej warstwy inicjującej, aby wspierać formowanie jąder i wzrost HfO2”, wyjaśnia Gouri Sankar Kar. „W elementach nFET problem ten rozwiązuje się poprzez utworzenie granicznej warstwy AlOx, ale w przypadku pFET jest to wyzwanie ze względu na różne właściwości materiału kanałowego WSe2 w porównaniu do jego odpowiedników typu n. We współpracy z TSMC rozpoczęliśmy od syntetycznego dwuwarstwowego WSe2, powstałego przez transfer dwóch wysokiej jakości monowarstw WSe2 z TSMC na nasze podłoża. Następnie utleniliśmy górną warstwę WSe2 i przekształciliśmy ją w warstwę graniczną, która skutecznie wspierała depozycję bramkowego tlenku HfO2. To kompatybilne z fabryką, laboratoryjne podejście integracyjne doprowadziło do rekordowych osiągnięć naszych dual-gated pFET-ów."

Kolejna prezentacja skupia się na współpracy między imec a Intelem przy rozwoju modułów kompatybilnych z produkcją na 300 mm do tworzenia kontaktów Source/Drain i integracji stosów bramek dla p-FET-ów (WSe2) i n-FET-ów (WS2 i MoS2). „Kluczową innowacją jest zastosowanie selektywnego procesu utleniania na wysokiej jakości materiałach 2D od Intela, pokrytych warstwą graniczną AlOx, warstwą HfO2 i warstwą SiO2”, wyjaśnia Gouri Sankar Kar. „Proces utleniania umożliwił tworzenie kompatybilnych z fabryką, topowych kontaktów w stylu damasceńskim – to światowa nowość. Ponadto podczas procesu kontaktu pionowego warstwa graniczna AlOx została jednocześnie bocznie wytrawiona, co usunęło AlOx z obszaru kanału. W efekcie znacznie obniżono wartość EOT górnej bramki, co pozytywnie wpłynęło na właściwości przenoszenia bramki.”

Badania te zostały sfinansowane przez program badawczy imec IIAP Exploratory Logic, projekt pilotażowy 2D-PL w ramach Horizon Europe (101189797) oraz umowy grantowe Horizon 2020 (952792).