Imec sviluppa ulteriormente la tecnologia dei blocchi basata su materiali 2D per supportare la roadmap della futura tecnologia logica

Figura 1 - (A sinistra) Curve di trasferimento di dispositivi 2D-pFET con strati di WSe2 sintetici passivati dai difetti, con il miglior dispositivo che mostra Imax = 690µA/µm; (a destra) Sezione TEM del 2D-pFET a doppia gate completato (Lch=lunghezza del canale; TG=top-gate; BG=back-gate; S=source; D=dreno; IL=interstrato), in collaborazione con TSMC.

Figura 2 – (a) Incisione a secco in SiO2; (b) incisione a secco e umido che si ferma selettivamente sul canale monostrato di WS2, causando anche la rimozione laterale dello strato intermedio di AlOx lungo tutta la lunghezza del canale (in collaborazione con Intel).

– In collaborazione con i principali produttori di semiconduttori, Imec si è occupata delle principali sfide nello sviluppo della tecnologia dei dispositivi 2D, considerata un'opzione a lungo termine per l'espansione della roadmap della tecnologia logica.
– La collaborazione con TSMC ha portato a pFET basati su WSe2 con prestazioni record (con Imax fino a 690µA/µm), realizzati in un processo compatibile con le fonderie.
– La partnership con Intel ha portato a moduli migliorati compatibili con le fonderie per la formazione di contatti Source/Drain e l'integrazione di stack di gate (con ridotta spessore di ossido equivalente, EOT).
– "Imec ha ottimizzato moduli critici per l'integrazione di materiali 2D utilizzando strati di materiali 2D di alta qualità forniti dai produttori di semiconduttori. Questo approccio combinato ha contribuito in modo decisivo a far progredire lo stato dell'arte." - Gouri Sankar Kar, imec.

Questa settimana, imec, il principale centro di ricerca mondiale per le tecnologie avanzate dei semiconduttori, presenta al IEEE International Electron Devices Meeting (IEDM) 2025 le prestazioni rivoluzionarie dei FET p-typo con canali monolayer WSe2 e moduli migliorati compatibili con le fonderie per la formazione di contatti Source/Drain e l'integrazione di stack di gate. Questi risultati, ottenuti in collaborazione con i principali produttori di semiconduttori, rappresentano un progresso significativo per la tecnologia basata su materiali 2D, considerata un'opzione promettente a lungo termine per l'espansione della roadmap delle tecnologie logiche.

La sostituzione dei canali di conduzione in silicio con strati atomicamente sottili di dichalcogenuri di metalli di transizione 2D (MX2) promette una scalabilità definitiva delle lunghezze di gate e canale, mantenendo un buon controllo elettrostatico del canale e un'elevata mobilità dei portatori di carica. Tra le tappe fondamentali da raggiungere ci sono la deposizione di strati di materiali 2D di alta qualità, l'integrazione di stack di gate, la formazione di contatti Source/Drain a bassa resistenza e l'integrazione in fabbriche da 300 mm. Mentre la maggior parte degli sforzi si concentra sul miglioramento di dispositivi di tipo n (con canali di WS2 o MoS2), sono necessari ulteriori lavori di base sui dispositivi di tipo p, che richiedono altri materiali di canale come WSe2.

Gouri Sankar Kar, VP R&D Compute and Memory Device Technologies di imec: "All'IEDM 2025 presenteremo in due sessioni separate come la stretta collaborazione con i principali produttori di semiconduttori nell'ambito del programma di affiliazione industriale CMOS (IIAP) di imec abbia reso possibile un balzo in avanti nelle prestazioni dei dispositivi basati su materiali 2D. In entrambe le partnership, la combinazione di strati di materiali 2D di alta qualità forniti dal produttore con i moduli di contatto e di gate ottimizzati di imec ha svolto un ruolo chiave nel spingere la tecnologia oltre lo stato dell'arte."

"L'applicazione di un dielettrico HfO2 a gate superiore su un canale MX2 richiede uno strato di nucleazione aggiuntivo per supportare la formazione di nuclei e la crescita di HfO2", spiega Gouri Sankar Kar. "Per i nFET, questo problema viene risolto creando un'interfaccia di AlOx, ma per i pFET questa strategia è una sfida a causa delle proprietà diverse del materiale di canale WSe2 rispetto ai suoi omologhi di tipo n. In collaborazione con TSMC, abbiamo iniziato con uno strato doppio sintetico di WSe2, ottenuto trasferendo due monostrati di WSe2 di alta qualità da TSMC sui nostri substrati. Successivamente, abbiamo ossidato lo strato superiore di WSe2 e lo abbiamo trasformato in uno strato di interfaccia che ha supportato con successo la deposizione dell'ossido di gate HfO2. Questo approccio compatibile con la produzione, supportato da laboratorio, ha portato a prestazioni record nei nostri pFET doppi-gate."

Un'altra presentazione illustra la collaborazione tra imec e Intel nello sviluppo di moduli compatibili con la produzione da 300 mm per contatti Source/Drain e integrazione di stack di gate per dispositivi 2D di tipo n (WS2 e MoS2) e p (WSe2). "L'innovazione chiave consiste nell'applicazione di un processo di ossidazione selettiva sui materiali 2D di alta qualità di Intel, coperti da uno strato di interfaccia di AlOx, uno strato di HfO2 e uno di SiO2", spiega Gouri Sankar Kar. "Il processo di ossidazione ha permesso di formare contatti superiori di tipo damasco compatibili con la produzione, una novità mondiale. Inoltre, durante il processo di ossidazione verticale dei contatti, lo strato di AlOx è stato anche etchato lateralmente, rimuovendo AlOx dall'area del canale. Ciò ha notevolmente ridotto il valore di EOT del gate superiore, migliorando le caratteristiche di trasmissione del gate."

Questa ricerca è stata finanziata dal programma di logica esplorativa IIAP di imec, dal progetto pilota 2D-PL attraverso Horizon Europe (101189797) e dagli accordi di sovvenzione Horizon 2020 (952792).