Imec ontwikkelt de op 2D-materialen gebaseerde bouwsteen-technologie verder om de roadmap voor de toekomstige logicatechnologie te ondersteunen

Abbildung 1 – (links) Übertragungskurven von 2D-pFET-Bauelementen mit defektpassivierten, synthetisch hergestellten WSe₂-Schichten, wobei das beste Bauelement I_max = 690 µA/µm aufweist; (rechts) TEM-Querschnitt des fertigen 2D-pFET mit doppeltem Gate (L_ch = Kanallänge; TG = Top-Gate; BG = Back-Gate; S = Source; D = Drain; IL = Interlayer), in Zusammenarbeit mit TSMC. / Abbildung 1 – (Links) Übertragungskurven von 2D-pFET-Bauelementen mit defektpassivierten, synthetisch hergestellten WSe₂-Schichten, wobei das beste Bauelement I_max = 690 µA/µm zeigt; (Rechts) TEM-Querschnitt des fertigen dual-gate 2D-pFET (L_ch = Kanallänge; TG = Top-Gate; BG = Back-Gate; S = Source; D = Drain; IL = Interlayer), in Zusammenarbeit mit TSMC.

Figuur 2 – (a) Droog etsen in SiO2; (b) droog- en natetsen, die selectief stoppen op de monolaag WS2-kanaal, waarbij ook de AlOx-interlaag lateraal wordt verwijderd over de volledige kanaallengte (in samenwerking met Intel).

– In samenwerking met toonaangevende halfgeleiderfabrikanten heeft imec zich beziggehouden met de belangrijkste uitdagingen bij de verdere ontwikkeling van de 2D-circuittechnologie, die wordt beschouwd als een lange termijnoptie voor het uitbreiden van de roadmap van logische technologieën.
– De samenwerking met TSMC leidde tot pFETs op WSe2-basis met recordprestaties (met Imax tot 690 µA/µm), die worden vervaardigd in een fabriekscompatibel proces.
– De samenwerking met Intel resulteerde in verbeterde fabriekscompatibele modules voor de vorming van source/drain-contacten en de integratie van gate-stacks (met een gereduceerde equivalente oxide-dikte (EOT)).
– "Imec optimaliseerde kritische modules voor de integratie van 2D-materiaal met gebruik van hoogwaardige 2D-materiaallagen, die door de halfgeleiderfabrikanten werden geleverd. Deze gecombineerde aanpak heeft een belangrijke bijdrage geleverd aan het verder brengen van de technologische stand van de techniek." - Gouri Sankar Kar, imec.

Deze week presenteert imec, ’s werelds toonaangevende onderzoekscentrum voor geavanceerde halfgeleidertechnologieën, op de IEEE International Electron Devices Meeting (IEDM) 2025 de baanbrekende prestaties van p-type-FETs met monolayer-WSe2-kanalen en verbeterde fabriekscompatibele modules voor de vorming van source/drain-contacten en de integratie van gate-stacks. Deze resultaten, die in samenwerking met toonaangevende halfgeleiderfabrikanten zijn behaald, vormen een belangrijke vooruitgang voor de op 2D-materiaal gebaseerde technologie, die wordt beschouwd als een veelbelovende lange termijnoptie voor het uitbreiden van de roadmap voor logische technologieën.

Het vervangen van silicium-leidingkanalen door atomair dunne lagen van 2D-overgangsmetaaldichalcogeniden (MX2) belooft een ultieme schaalvergroting van de gate- en kanaallengtes, terwijl een goede elektrostatische kanaalkontrole en hoge ladingdragermobiliteit behouden blijven. Belangrijke mijlpalen die moeten worden bereikt, omvatten het afzetten van hoogwaardige 2D-materiaallagen, de integratie van gate-stapels, de vorming van source-/drain-contacten met lage weerstand en de integratie in 300-mm-fabrieken. Terwijl de meeste inspanningen gericht zijn op het verbeteren van n-type-componenten (met kanalen uit WS2 of MoS2), is verder fundamenteel werk nodig aan p-type-componenten die andere kanaalmaterialen vereisen (zoals WSe2).

Gouri Sankar Kar, VP R&D Compute and Memory Device Technologies bij imec: "Op de IEDM 2025 laten we in twee aparte presentaties zien hoe de intensieve samenwerking met toonaangevende halfgeleiderfabrikanten binnen het CMOS Industrial Affiliation Program (IIAP) van imec een doorbraak heeft mogelijk gemaakt in de prestaties van componenten op basis van 2D-materiaal. In beide samenwerkingen speelde de combinatie van hoogwaardige 2D-materiaallagen, die door de fabrikant werden geleverd, met de geoptimaliseerde contact- en gate-modules van imec een sleutelrol bij het verder brengen van de technologie voorbij de stand van de techniek."

“Het afzetten van de top-gate HfO2-dielektricum op een MX2-kanaal vereist een extra kiemlaag om de kiembelijning en de groei van HfO2 te ondersteunen,” legt Gouri Sankar Kar uit. “Bij nFETs wordt dit probleem opgelost door het creëren van een AlOx-grenslaag, maar bij pFETs is deze aanpak vanwege de verschillende eigenschappen van het WSe2-kanaalmateriaal in vergelijking met zijn n-type-tegenhangers een uitdaging. In samenwerking met TSMC zijn we begonnen met een synthetische WSe2-dubbellaag, die ontstond door het overbrengen van twee hoogwaardige WSe2-monolagen van TSMC op onze substraten. Vervolgens oxideren we de bovenste WSe2-monolagen en veranderen deze in een grenslaag die de afzetting van het HfO2-gate-oxide succesvol ondersteunt. Deze fabriekscompatibele, laboratoriumondersteunde integratiemethode leidde tot een recordprestatie van onze dual-gated pFETs."

Een andere presentatie belicht de samenwerking tussen imec en Intel bij de ontwikkeling van modules voor source/drain-contacten en gate-stacks die op 300 mm kunnen worden vervaardigd voor n-type (WS2 en MoS2) en p-type (WSe2) 2D-FETs. “De belangrijkste innovatie bestaat uit het toepassen van een selectief oxidatieproces op de hoogwaardige 2D-materiaallagen van Intel, die werden bedekt met een AlOx-grenslaag, een HfO2-laag en een SiO2-laag,” legt Gouri Sankar Kar uit. “Het oxidatieproces maakte de vorming mogelijk van fabriekscompatibele, damast-achtige top-contacten — een wereldprimeur. Bovendien werd tijdens het verticale contact-oxidatieproces de AlOx-grenslaag tegelijkertijd zijwaarts geëtst, waardoor AlOx uit het kanaalgebied werd verwijderd. Hierdoor werd de EOT-waarde van de bovenste gate aanzienlijk verlaagd, wat een positieve invloed had op de overdrachtseigenschappen van de gate.”

Dit onderzoek werd gefinancierd door het imec IIAP Exploratory Logic-programma, het 2D-PL pilotlijnproject via Horizon Europe (101189797) en Horizon 2020 (952792) subsidiedeals.