Imec desarrolla la tecnología de bloques basada en materiales 2D para apoyar la hoja de ruta de la futura tecnología lógica

Figura 1 - (izquierda) Curvas de transferencia de dispositivos 2D-pFET con capas de WSe2 sintéticamente creadas y pasivadas con defectos, siendo el mejor dispositivo Imax = 690µA/µm; (derecha) Sección transversal por TEM del 2D-pFET finalizado con doble puerta (Lch=longitud del canal; TG=puerta superior; BG=puerta trasera; S=fuente; D=drenaje; IL=intercapas), en colaboración con TSMC. / Figura 1 – (Izquierda) Curvas de transferencia de dispositivos 2D-pFET usando películas de WSe2 de doble capa creadas sintéticamente y pasivadas con defectos, con el mejor dispositivo mostrando Imax = 690µA/µm; (derecha) Sección transversal por TEM del 2D-pFET con doble puerta finalizado (Lch=longitud del canal; TG=puerta superior; BG=puerta trasera; S=fuente; D=drenaje; IL=intercapas), en colaboración con TSMC.

Figura 2 – (a) Grabado en seco en SiO2; (b) grabado en seco y húmedo que se detiene selectivamente en el canal de monolayer de WS2, también causando la eliminación lateral de la capa intermedia de AlOx a lo largo de toda la longitud del canal (en colaboración con Intel).

– En colaboración con los principales fabricantes de semiconductores, Imec abordó los principales desafíos en el desarrollo de la tecnología de componentes 2D, considerada como una opción a largo plazo para ampliar la hoja de ruta de la tecnología lógica.
– La colaboración con TSMC llevó a la creación de pFETs basados en WSe2 con rendimientos récord (con Imax de hasta 690µA/µm), fabricados en un proceso compatible con las fábricas.
– La asociación con Intel condujo a módulos mejorados compatibles con las fábricas para la formación de contactos Source/Drain y la integración de pilas de compuertas (con una EOT reducida).
– "Imec optimizó módulos críticos para la integración de materiales 2D utilizando capas de materiales 2D de alta calidad proporcionadas por los fabricantes de semiconductores. Este enfoque combinado ha contribuido decisivamente a impulsar el estado del arte." - Gouri Sankar Kar, imec.

Esta semana, imec, el centro de investigación líder mundial en tecnologías avanzadas de semiconductores, presenta en el IEEE International Electron Devices Meeting (IEDM) 2025 el rendimiento innovador de los FETs tipo p con canales de WSe2 monolayer y módulos mejorados compatibles con las fábricas para la formación de contactos Source/Drain y la integración de pilas de compuertas. Estos resultados, logrados en colaboración con los principales fabricantes de semiconductores, representan un avance significativo para la tecnología basada en materiales 2D, considerada como una opción prometedora a largo plazo para ampliar la hoja de ruta de las tecnologías lógicas.

El reemplazo de los canales de conducción de Si por capas atómicas delgadas de dicalcogenuros de metales de transición 2D (MX2) promete una escalabilidad definitiva de las longitudes de puerta y canal, manteniendo un buen control electrostático del canal y una alta movilidad de los portadores de carga. Entre los hitos clave a alcanzar se encuentran la deposición de capas de materiales 2D de alta calidad, la integración de pilas de compuertas, la formación de contactos Source/Drain con baja resistencia y la integración en fábricas de 300 mm. Mientras que la mayoría de los esfuerzos se centran en mejorar los dispositivos de tipo n (con canales de WS2 o MoS2), se requiere realizar trabajos fundamentales adicionales en dispositivos de tipo p, que utilizan otros materiales de canal, como WSe2.

Gouri Sankar Kar, vicepresidente de I+D en tecnologías de dispositivos de computación y memoria en imec: "En el IEDM 2025, mostraremos en dos presentaciones separadas cómo la colaboración intensiva con los principales fabricantes de semiconductores, en el marco del Programa de Afiliación Industrial de CMOS (IIAP) de imec, ha permitido un avance en el rendimiento de los dispositivos de materiales 2D. En ambas colaboraciones, la combinación de capas de materiales 2D de alta calidad proporcionadas por el fabricante, con los módulos optimizados de contacto y compuerta de imec, ha jugado un papel clave para impulsar la tecnología más allá del estado del arte."

“La deposición del dieléctrico HfO2 de la compuerta superior en un canal MX2 requiere una capa de nucleación adicional para apoyar la formación de núcleos y el crecimiento del HfO2”, explica Gouri Sankar Kar. “En los nFETs, este problema se resuelve mediante la creación de una capa límite de AlOx, pero en los pFETs, este enfoque presenta un desafío debido a las diferentes propiedades del material de canal WSe2 en comparación con sus contrapartes de tipo n. En colaboración con TSMC, comenzamos con una doble capa sintética de WSe2, obtenida mediante la transferencia de dos monocapas de alta calidad de WSe2 de TSMC a nuestros sustratos. Luego, oxidamos la capa superior de WSe2 y la convertimos en una capa límite que apoyó con éxito la deposición del óxido de compuerta HfO2. Este enfoque de integración compatible con la fábrica, apoyado en laboratorio, condujo a un rendimiento récord en nuestros pFETs de doble compuerta."

Otra presentación analiza la colaboración entre imec e Intel en el desarrollo de módulos compatibles con la fabricación en 300 mm para contactos Source/Drain y la integración de pilas de compuertas para FETs 2D de tipo n (WS2 y MoS2) y p (WSe2). “La innovación clave consiste en la aplicación de un proceso de oxidación selectiva en las capas de materiales 2D de alta calidad de Intel, cubiertas con una capa límite de AlOx, una capa de HfO2 y una capa de SiO2”, explica Gouri Sankar Kar. “El proceso de oxidación permitió la formación de contactos superiores compatibles con la fabricación, similares a damas, una novedad mundial. Además, durante el proceso de oxidación vertical del contacto, la capa límite de AlOx se atacó lateralmente, eliminando el AlOx del área del canal. Esto redujo significativamente el valor de EOT del compuerta superior, mejorando las propiedades de transmisión de la compuerta.”

Esta investigación fue financiada por el programa exploratorio de lógica del IIAP de imec, el proyecto piloto 2D-PL a través de Horizon Europe (101189797) y los acuerdos de subvención Horizon 2020 (952792).