Imec dále rozvíjí technologii stavebních bloků založenou na 2D materiálech, aby podpořil cestovní mapu pro budoucí logické technologie

Obrázek 1 – (vlevo) Přenosové charakteristiky 2D-pFET zařízení s defektem-passivovanými synteticky vytvořenými vrstvami WSe2, přičemž nejlepší zařízení vykazuje Imax = 690 µA/µm; (vpravo) TEM řez finálního dvoubranného 2D pFET (Lch=délka kanálu TG=vrchní brána; BG=zadní brána; S=zdroj; D=odvod; IL=mezivrstva), ve spolupráci s TSMC.

Obrázek 2 – (a) Suché leptání do SiO₂; (b) suché a mokré leptání, které se selektivně zastaví na monovrstvovém kanálu WS₂, přičemž také dochází k bočnímu odstranění mezivrstva AlOx po celé délce kanálu (ve spolupráci s Intelem).

– Ve spolupráci s předními výrobci polovodičů se Imec zabývala hlavními výzvami při dalším vývoji technologie 2D čipů, která je považována za dlouhodobou možnost rozšíření roadmapy logických technologií.
– Spolupráce s TSMC vedla k pFETům na bázi WSe2 s rekordními výkony (s Imax až do 690 µA/µm), které jsou vyráběny v procesu kompatibilním s výrobními linkami.
– Partnerství s Intelem vedlo ke zlepšení kompatibilních modulů pro výrobu kontaktů Source/Drain a integraci Gate stacků (s redukovanou ekvivalentní tloušťkou oxidu (EOT)).
– "Imec optimalizovala klíčové moduly pro integraci 2D materiálů s použitím vysoce kvalitních vrstev 2D materiálů dodaných výrobci polovodičů. Tento kombinovaný přístup významně přispěl k posunu technologického stavu dopředu." – Gouri Sankar Kar, imec.

Tento týden představuje imec, celosvětově přední výzkumné centrum pro pokročilé polovodičové technologie, na IEEE International Electron Devices Meeting (IEDM) 2025 průlomový výkon p-FETů s monovrstvými WSe2 kanály a vylepšené kompatibilní moduly pro tvorbu kontaktů Source/Drain a integraci Gate stacků. Tyto výsledky, dosažené ve spolupráci s předními výrobci polovodičů, představují významný pokrok v technologii založené na 2D materiálech, která je považována za slibnou dlouhodobou možnost rozšíření roadmapy logických technologií.

Náhrada Si vedení kanálů atomově tenkými vrstvami 2D přechodových kovových dichalkogenidů (MX2) slibuje ultimátní škálování velikosti brány a kanálu při zachování dobré elektrostatické kontroly kanálu a vysoké mobility nosičů náboje. Klíčové milníky, které je třeba dosáhnout, zahrnují nanášení vysoce kvalitních vrstev 2D materiálů, integraci Gate stacků, tvorbu kontaktů Source/Drain s nízkým odporem a integraci do 300mm továren. Zatímco většina snah směřuje ke zlepšení n-typových prvků (s kanály z WS2 nebo MoS2), jsou nutné další základní práce na p-typových prvcích, které vyžadují jiné kanálové materiály (například WSe2).

Gouri Sankar Kar, viceprezident R&D pro výpočetní a paměťové zařízení ve společnosti imec: "Na IEDM 2025 ukážeme ve dvou samostatných prezentacích, jak intenzivní spolupráce s předními výrobci polovodičů v rámci programu CMOS Industrial Affiliation Program (IIAP) od imec umožnila průlom v výkonu zařízení z 2D materiálů. V obou partnerstvích sehrála klíčovou roli kombinace vysoce kvalitních vrstev 2D materiálů dodaných výrobcem s optimalizovanými kontaktními a gate moduly od imec, což posunulo technologii za hranice stávajícího stavu techniky."

„Nanášení top-gate HfO2 dielektrika na MX2 kanálu vyžaduje další jádrovou vrstvu, která podporuje tvorbu jader a růst HfO2,“ vysvětluje Gouri Sankar Kar. „U nFETů se tento problém řeší vytvořením AlOx rozhraní, ale u pFETů je tento přístup vzhledem k odlišným vlastnostem kanálového materiálu WSe2 oproti jeho n-typovým protějškům výzvou. Ve spolupráci s TSMC jsme začali s syntetickou dvouvrstvou WSe2, která vznikla přenosem dvou vysoce kvalitních monovrstev WSe2 od TSMC na naše substráty. Poté jsme oxidovali nejvyšší vrstvu WSe2 a přeměnili ji na rozhraní, které úspěšně podporovalo nanášení HfO2 gate oxidu. Tento kompatibilní laboratorní integrační přístup vedl k rekordnímu výkonu našich dvoubranných pFETů.“

Další prezentace se zaměřuje na spolupráci mezi imec a Intel při vývoji modulů kompatibilních s výrobou na 300 mm pro kontakty Source/Drain a integraci Gate stacků pro n-typové (WS2 a MoS2) a p-typové (WSe2) 2D FETy. „Klíčovou inovací je použití selektivního oxidačního procesu na vysoce kvalitních 2D materiálech od Intelu, které jsou pokryty vrstvou AlOx, HfO2 a SiO2,“ vysvětluje Gouri Sankar Kar. „Oxidační proces umožnil tvorbu kompatibilních horních kontaktů ve stylu damascénu – což je světová novinka. Navíc během vertikálního procesu tvorby kontaktů byla AlOx vrstva současně bočně leptána, čímž bylo odstraněno AlOx z oblasti kanálu. To výrazně snížilo EOT hodnotu horní brány, což mělo pozitivní dopad na přenosové vlastnosti brány.“

Tato výzkumná činnost byla financována programem imec IIAP Exploratory Logic, pilotním projektem 2D-PL v rámci Horizon Europe (101189797) a grantovými smlouvami Horizon 2020 (952792).