Nouvelle année, nouveau job ? Découvrez nos offres ! Plus ...
HJM Piepenbrock ClearClean Vaisala
reinraum online
Allemand Anglais Français Hongrois Polonais Tchèque Italien Espagnol Néerlandais

Toutes les publications de IMEC Belgium

Une galette de silicium de 300 mm contenant des milliers de dispositifs en GaAs avec un gros plan sur plusieurs puces et une micrographie électronique à balayage d'une rangée de nano-crêtes en GaAs après épitaxie. Une galette de silicium de 300 mm contenant des milliers de dispositifs en GaAs avec un gros plan sur plusieurs puces et une micrographie électronique à balayage d'une rangée de nano-crêtes en GaAs après épitaxie.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Imec connaît un succès retentissant dans la photonique en silicium, ouvrant ainsi la voie à des composants optiques abordables et performants.

Première fabrication complète de lasers nano-ridge à base de GaAs, alimentés électriquement, sur des wafers de silicium de 300 mm à l’échelle wafer

Imec, un centre de recherche et d'innovation mondialement reconnu pour la nanoélectronique et les technologies numériques, a atteint une étape importante dans la photonique sur silicium en démontrant avec succès des diodes laser à multi-quantum wells nanométriques à base de GaAs, entièrement monolit…
Figure 1 – Représentation conceptuelle de (a) un CFET à une seule rangée et (b) un CFET à double rangée. La disposition d’un bascule (bascule de type D ou DFF) montre une réduction de la hauteur et de la surface de la cellule de 24 nm (ou 12,5 %) lors du passage d’un CFET à une seule rangée à un CFET à double rangée (H. Kuekner et al., IEDM 2024). Figure 2 – Flux de processus virtuel pour la construction d'une architecture CFET à double rangée. Le flux de processus, simulé avec 3D Coventor, partait des spécifications d'une usine CFET « virtuelle », projetant les capacités de traitement futures et les marges de conception (H. Kuekner et al., IEDM 2024). La vue détaillée montre un TEM d'un démonstrateur technologique CFET monolithique, fabriqué dans l'installation de R&D en salle blanche de 300 mm d'imec (A. Vandooren et al., IEDM 2024).
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

La nouvelle architecture de cellule standard offre le compromis optimal entre utilisation de la surface et complexité du processus pour la logique et la SRAM

Imec mise sur la technologie CFET à double rangée pour le nœud technologique A7

Imec, un centre de recherche et d'innovation mondialement reconnu pour la nanoélectronique et les technologies numériques, présente lors du IEEE International Electron Devices Meeting (IEDM) 2024 une nouvelle architecture de cellules standard basée sur des CFET, composée de deux rangées de CFETs ave…
Qubits de spin en silicium, fabriqués avec des procédés d'intégration de pointe sur 300 mm. / Si qubits de spin fabriqués avec des processus d'intégration de pointe sur 300 mm.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Les résultats confirment la maturité des processus de qubits sur des wafers de 300 mm, permettant la fabrication de ordinateurs quantiques à grande échelle.

Imec atteint le bruit de charge le plus faible pour les points quantiques en Si-MOS, fabriqués sur une plateforme CMOS de 300 mm

Imec, un centre mondial de recherche et d'innovation de premier plan dans le domaine de la nanoélectronique et des technologies numériques, a annoncé aujourd'hui la démonstration réussie d'une opération de qubits de spin à base de Si de haute qualité sur une plateforme de 300 mm, avec des composants…
Figure 1 – Composants CMOS CFET avec MDI et contacts structurés empilés en façade (TC = contact supérieur ; TJ = jonction supérieure ; BC = contact inférieur ; BJ = jonction inférieure). Des coupes transversales SEM sont présentées le long (à gauche) et à travers (à droite) du BC/TC. Figure 2 – Courbes Id/Vg pour nFET et pFET avec contacts empilés en façade. Figure 3 – Photo SEM montrant les contacts inférieurs formés à l'arrière du wafer et positionnés avec précision au-dessus de la jonction inférieure formée à l'avant (BDI = isolation diélectrique inférieure).
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Imec démontre des composants CFET monolithiques fonctionnels avec des contacts inférieurs et supérieurs empilés

Cette semaine, imec, un centre mondial de recherche et d'innovation de premier plan dans le domaine de la nanoélectronique et des technologies numériques, présente pour la première fois lors du symposium IEEE 2024 sur la technologie et les circuits VLSI (2024 VLSI) des composants CMOS-CFET fonctionn…
Figure 1 – Image SEM en coupe d'un dispositif d'essai hybride collé die-to-wafer avec un pas de pad de liaison de 2 µm. Figure 2 – A) Vision d’un système informatique multi-XPU interconnecté optiquement au niveau de la plaquette ; et B) système de test démontré composé de puces PIC avec des guides d’ondes en SiN intégrés (WG) et des coupleurs évanescentiels, reliés à une plaquette PIC inférieure avec des coupleurs évanescentiels en SiN complémentaires.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Process de montage Die-to-Wafer amélioré ouvre des portes pour l'empilement logique/mémoire sur logique et pour les systèmes connectés optiquement sur wafer

Imec démontre la liaison hybride Die-to-Wafer avec un pas de contact d'interconnexion en cuivre de 2 µm

Cette semaine, imec, un centre de recherche et d'innovation mondialement reconnu pour la nanoélectronique et les technologies numériques, présente à la conférence IEEE Electronic Components and Technology Conference (ECTC) 2024 un processus de bonding Die-à-Die en Cu-contre-Cu et SiCN-contre-SiCN, q…
Figure 1 : Image du cytomètre à flux intégré sur puce. Figure 2 : (à gauche) Coupe schématique de la pile de couches du chip, montrant le couplage de la lumière dans le chip, l’éclairage des cellules ainsi que la collecte et la détection des signaux de diffusion des cellules. (à droite) Diagramme de dispersion expérimental d’un échantillon complet de mononucléaires du sang périphérique, mesuré avec le cytomètre en flux intégré au chip.
  • ‌
  • Science

Cytomètre à flux sur puce avec photonique intégrée ouvre la voie à des analyses cellulaires à haut débit

Imec et Sarcura présentent une détection sur puce évolutive des globules blancs humains

Imec, un centre de recherche et d'innovation mondialement reconnu pour la nanoélectronique et les technologies numériques, et Sarcura GmbH, une startup technologique autrichienne, présentent leur preuve de concept d'un cytomètre à flux intégré sur puce avec photonique intégrée.

Cette innovation, publ…
  • ‌
  • Construction neuve

Signature d'une déclaration d'intention pour la création d'une ligne de recherche et développement de 300 mm pour des technologies de puces spéciales à Malaga

Le gouvernement espagnol, la région Andalouse et imec signent une déclaration d'intention (MoU : Memorandum of Understanding), visant à établir une nouvelle ligne de recherche et développement pour la fabrication de puces spéciales en 300 mm à Malaga.

La nouvelle ligne de fabrication complétera la li…
Montage d'un outil EUV à haute NA dans le laboratoire commun High-NA d'imec et ASML au siège d'ASML à Veldhoven, aux Pays-Bas. (Crédit photo : ASML) / Assemblage d'un outil EUV à haute NA dans le laboratoire commun High-NA d'imec-ASML au siège d'ASML à Veldhoven, aux Pays-Bas. (Crédit : ASML)
  • ‌
  • Conférence

Progrès dans les processus, les masques et la technologie de mesure permettent de tirer pleinement parti des avancées en résolution offertes par le premier scanner EUV ASML 0,55NA.

Imec démontre la volonté de l'écosystème de la lithographie EUV à haute NA

Cette semaine, imec, un centre de recherche et d'innovation mondialement reconnu pour la nanoélectronique et les technologies numériques, présente lors de la conférence 2024 Advanced Lithography + Patterning les progrès réalisés dans les processus EUV, les masques et la métrologie, développés pour l…
Le chemin de conception PDK permet la conception numérique avec la technologie Gate All Around (GAA) de 2 nm, y compris la connectivité arrière. Le chemin de conception PDK permet la conception numérique avec la technologie Gate All Around (GAA) de 2 nm, y compris la connectivité arrière.
  • ‌
  • Électronique (wafers, semi-conducteurs, microprocesseurs,...)

Le kit de conception Pathfinding PDK réduit la barrière à l'entrée pour la science et l'industrie dans les technologies de semi-conducteurs les plus avancées

Imec présente le premier kit de conception de processus de recherche de chemin pour N2 Node

Imec, un centre de recherche et d'innovation mondialement reconnu pour la nanoélectronique et les technologies numériques, présente lors de la Conférence IEEE International Solid-State Circuits (ISSCC) 2024 son Open Process Design Kit (PDK) avec un programme de formation associé, proposé via EUROPRA…
Aperçu des NEWSLETTER

Mieux informé : ANNUAIRE, NEWSLETTER, NEWSFLASH, NEWSEXTRA et RÉPERTOIRE DES EXPERTS

Restez informé et abonnez-vous à notre newsletter mensuelle par e-mail ainsi qu’à notre NEWSFLASH et NEWSEXTRA. Informez-vous en plus avec notre ANNUAIRE imprimé sur ce qui se passe dans le monde des salles blanches. Et découvrez, grâce à notre répertoire, qui sont LES EXPERTS de la salle blanche.

Systec & Solutions GmbH Pfennig Reinigungstechnik GmbH PMS Becker