Neues Jahr, neuer Job? Zu den Angeboten! Mehr ...
HJM Systec & Solutions GmbH C-Tec PMS
reinraum online
Deutsch English Französisch Ungarisch Polnisch Tschechisch Italienisch Spanisch Niederländisch

Alle Veröffentlichungen von IMEC Belgium

Ein 300 mm Siliziumwafer mit Tausenden von GaAs-Bauelementen mit einer Nahaufnahme mehrerer Dies und eine Rasterelektronenmikroskop-Aufnahme einer Nano-Ridge-Anordnung aus GaAs nach der Epitaxie. / A 300 mm silicon wafer containing thousands of GaAs devices with a close-up of multiple dies and a scanning electron micrograph of a GaAs nano-ridge array after epitaxy. Ein 300 mm Siliziumwafer mit Tausenden von GaAs-Bauelementen mit einer Nahaufnahme mehrerer Dies und eine Rasterelektronenmikroskop-Aufnahme einer Nano-Ridge-Anordnung aus GaAs nach der Epitaxie. / A 300 mm silicon wafer containing thousands of GaAs devices with a close-up of multiple dies and a scanning electron micrograph of a GaAs nano-ridge array after epitaxy.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Imec verzeichnet durchschlagenden Erfolg in der Siliziumphotonik und ebnet damit den Weg für kostengünstige und leistungsstarke optische Komponenten.

Erste komplette Fertigung von elektrisch gepumpten GaAs-basierten Nano-Ridge-Lasern auf 300-mm-Siliziumwafern im Wafer-Maßstab

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, hat mit der erfolgreichen Demonstration elektrisch betriebener GaAs-basierter Multi-Quantum-Well-Nanoridge-Laserdioden, die vollständig monolithisch auf 300-mm-Siliziumwafern in seiner CMOS…
Abbildung 1 – Konzeptuelle Darstellung (a) eines einreihigen CFET und (b) eines zweireihigen CFET. Das Layout eines Flipflops (D-Flipflop oder DFF) zeigt eine Verringerung der Zellenhöhe und -fläche um 24 nm (oder 12,5 %) beim Übergang von einem einreihigen zu einem zweireihigen CFET (H. Kuekner et al., IEDM 2024). / Figure 1 – Conceptual representation of (a) a single-row CFET and (b) a double-row CFET. The layout of a flip-flop (D-type flip-flop or DFF) shows a reduction of the cell height & area with 24nm (or 12.5%) when transitioning from a single-row to a double-row CFET (H. Kuekner et al., IEDM 2024). Abbildung 2 – Virtueller Prozessablauf für den Aufbau einer zweireihigen CFET-Architektur. Der mit 3D Coventor simulierte Prozessablauf ging von den Spezifikationen einer „virtuellen“ CFET-Fab aus und projizierte zukünftige Verarbeitungskapazitäten und Designspielräume (H. Kuekner et al., IEDM 2024). Die Detailansicht zeigt ein TEM eines monolithischen CFET-Technologie-Demonstrators, der in der 300-mm-Reinraum-F&E-Einrichtung von imec hergestellt wurde (A. Vandooren et al., IEDM 2024). / Figure 2 – Virtual process flow for building a double-row CFET architecture. The process flow, simulated with 3D Coventor, started from the specifications of a ‘virtual’ CFET fab, projecting future processing capabilities and design margins (H. Kuekner et al., IEDM 2024). The zoom-in represents a TEM of a monolithic CFET technology demonstrator fabricated within imec’s 300mm R&D cleanroom facility (A. Vandooren et al., IEDM 2024).
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Neue Standard-Zellarchitektur bietet den optimalen Kompromiss zwischen Flächennutzung und Prozesskomplexität für Logik und SRAM

Imec setzt auf zweireihige CFET-Technologie für den A7-Technologieknoten

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, präsentiert auf dem 2024 IEEE International Electron Devices Meeting (IEDM) eine neue CFET-basierte Standardzellenarchitektur, die aus zwei Reihen CFETs mit einer dazwischen liegenden gemein…
Si Spin Qubits, hergestellt mit modernsten 300-mm-Integrationsverfahren. / Si spin qubits manufactured with state-of-the-art 300mm integration flows.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Die Ergebnisse belegen die Ausgereiftheit von Qubit-Prozessen auf 300-mm-Wafern, die die Herstellung von Quantencomputern in großem Maßstab ermöglichen.

Imec erreicht das niedrigste Ladungsrauschen für Si-MOS-Quantenpunkte, hergestellt auf einer 300-mm-CMOS-Plattform

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, gab heute die erfolgreiche Demonstration einer hochwertigen 300-mm-Si-basierten Quantenpunkt-Spin-Qubit-Verarbeitung mit Bauelementen bekannt, die zu einem statistisch relevanten durchschnit…
Abbildung 1 - SEM- Querschnittsaufnahme eines Die-to-Wafer hybrid gebondeten Versuchsträgers mit 2µm Bondpadabstand. / Figure 1 – Cross-section SEM image of a die-to-wafer hybrid bonded test vehicle with 2µm bond pad pitch. Abbildung 2 - A) Vision für ein optisch verbundenes Multi-XPU-Rechnersystem auf Waferebene; und B) demonstriertes Testsystem, das aus PIC-Dies mit eingebetteten SiN-Wellenleitern (WG) und evaneszenten Kopplern besteht, die mit einem unteren PIC-Wafer mit komplementären SiN-evaneszenten Kopplern verbunden sind. / Figure 2 – A) Vision for a wafer-level, optically interconnected multi-XPU compute system; and B) demonstrated test system comprising of PIC dies with embedded SiN waveguides (WG) and evanescent couplers bonded to a bottom PIC wafer with complementary SiN evanescent couplers.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Verbesserter Die-to-Wafer- Montageablauf öffnet Türen für Logik/Speicher-auf-Logik- Stacking und für Optisch vernetzte Systeme-auf-Wafer

Imec demonstriert Die-to-Wafer-Hybridbonden mit einem Cu-Interconnect-Pad-Pitch von 2µm

Diese Woche präsentiert imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, auf der IEEE Electronic Components and Technology Conference (ECTC) 2024 einen Cu-zu-Cu- und SiCN-zu-SiCN-Die-to-Wafer-Bonding-Prozess, der zu einem Cu-Bondpad-Abstan…
Abbildung 1. Abbildung des On-Chip-Durchflusszytometers. / Figure 1: Picture of the on-chip flow cytometer. Abbildung 2: (links) Schematischer Querschnitt des Chip-Schichtstapels, der die Lichteinkopplung in den Chip, die Beleuchtung der Zellen sowie die Erfassung und Detektion der Zellstreusignale zeigt. (rechts) Experimentelles Streudiagramm einer vollständigen mononukleären Probe aus peripherem Blut, gemessen mit dem On-Chip-Durchflusszytometer. / Figure 2: (Left) Schematic cross-section of the chip layer stack, indicating light coupling into the chip, cell illumination, and collection and detection of cell scattering signals. (Right) Experimental scatter plot of a full peripheral blood mononuclear sample measured with the on-chip flow cytometer.
  • ‌
  • Wissenschaft

On-Chip-Durchflusszytometer mit integrierter Photonik ebnet den Weg für Zellanalysen mit hohem Durchsatz

Imec und Sarcura präsentieren skalierbare On-Chip-Detektion von menschlichen weißen Blutkörperchen

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, und die Sarcura GmbH, ein österreichisches Technologie-Startup, präsentieren ihren Proof-of-Concept eines On-Chip-Durchflusszytometers mit integrierter Photonik.

Diese Innovation, die am 20.0…
Montage eines High-NA EUV-Tools im gemeinsamen High-NA-Labor von imec und ASML am Hauptsitz von ASML in Veldhoven, Niederlande. (Bildnachweis: ASML) / Assembly of a High NA EUV tool in joint imec-ASML High-NA lab at ASML’s headquarters in Veldhoven, the Netherlands. (Credit: ASML)
  • ‌
  • Konferenz

Fortschritte bei Prozessen, Masken und Messtechnik erlauben es, den Fortschritt bei der Auflösung, den der erste ASML 0.55NA EUV-Scanner bietet, voll zu nutzen.

Imec demonstriert die Bereitschaft des High-NA EUV Patterning Ökosystems

Diese Woche präsentiert imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, auf der 2024 Advanced Lithography + Patterning Conference die Fortschritte bei EUV-Prozessen, Masken und Metrologie, die für die extreme Ultraviolett-Lithographie (EU…
The design pathfinding PDK allows for digital designs with 2nm Gate All Around (GAA) technology including backside connectivity. The design pathfinding PDK allows for digital designs with 2nm Gate All Around (GAA) technology including backside connectivity.
  • ‌
  • Elektronik (Wafer, Halbleiter, Mikrochips,...)

Das Design Pathfinding Kit PDK senkt die Eintrittsschwelle für Wissenschaft und Industrie in die modernsten Halbleitertechnologien

Imec präsentiert das erste Design Pathfinding Process Design Kit für N2 Node

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, präsentiert auf der IEEE International Solid-State Circuits Conference (ISSCC) 2024 sein Open Process Design Kit (PDK) mit einem begleitenden Trainingsprogramm, das über EUROPRACTICE angebot…
Blick in die NEWSLETTER

Besser informiert: Mit JAHRBUCH, NEWSLETTER, NEWSFLASH, NEWSEXTRA und EXPERTEN VERZEICHNIS

Bleiben Sie auf dem Laufenden und abonnieren Sie unseren monatlichen eMail-NEWSLETTER und unseren NEWSFLASH sowie NEWSEXTRA. Lassen Sie sich zusätzlich mit unserem gedruckten JAHRBUCH darüber informieren, was in der Welt der Reinräume passiert. Und erfahren Sie mit unserem Verzeichnis, wer die EXPERTEN im Reinraum sind.

Pfennig Reinigungstechnik GmbH Piepenbrock Vaisala Berner International GmbH