Imec atteint le bruit de charge le plus faible pour les points quantiques en Si-MOS, fabriqués sur une plateforme CMOS de 300 mm

Qubits de spin en silicium, fabriqués avec des procédés d'intégration de pointe sur 300 mm. / Si qubits de spin fabriqués avec des processus d'intégration de pointe sur 300 mm.

Imec, un centre mondial de recherche et d'innovation de premier plan dans le domaine de la nanoélectronique et des technologies numériques, a annoncé aujourd'hui la démonstration réussie d'une opération de qubits de spin à base de Si de haute qualité sur une plateforme de 300 mm, avec des composants conduisant à un bruit de charge moyen statistiquement significatif de 0,6 µeV/√Hz à 1 Hz. En ce qui concerne le comportement du bruit, les valeurs obtenues sont les plus faibles niveaux de bruit de charge jamais atteints sur une plateforme compatible avec la fabrication en usine de 300 mm. De tels niveaux de bruit faibles permettent une commande très précise des qubits, car la réduction du bruit est essentielle pour maintenir la cohérence quantique et assurer une commande de haute précision. Grâce à la démonstration répétée et reproductible de ces valeurs dans un processus de qubits à points quantiques en CMOS de 300 mm, ce travail rend la possibilité de construire des ordinateurs quantiques à grande échelle à base de points quantiques en silicium plus réaliste.

Les qubits de spin à points quantiques en Si sont prometteurs pour la réalisation d'ordinateurs quantiques à grande échelle pour deux raisons principales. Premièrement, des qubits de spin en Si avec de longues durées de cohérence quantique (une métrique reflétant leur capacité à stocker des informations quantiques sur une longue période) et des opérations de portes quantiques très précises ont été démontrés à plusieurs reprises en laboratoire, ce qui en fait une technologie établie et testée avec des perspectives très réalistes. Deuxièmement, et peut-être encore plus important pour la rentabilité à long terme, la technologie sous-jacente est compatible avec les technologies de fabrication CMOS et étroitement liée à celles-ci, offrant ainsi la possibilité d'une production à grande échelle sur wafer avec un rendement élevé, tout en permettant une connexion avancée en fin de ligne (Back-End-of-Line) des structures de points quantiques en Si, nécessaires pour des puces quantiques à grande surface avec des millions, voire des milliards, de qubits fonctionnant en synchronie.

Il existe différentes sortes de qubits de spin à points quantiques en Si, qui sont étudiés chez imec. Dans cette étude, les qubits de spin à points quantiques ont été définis par des structures de points quantiques à base de semi-conducteurs métal-oxyde (MOS), qui ressemblent à des structures de transistors modifiés et capturent un seul spin d’un électron ou d’un trou. Pour atteindre de longues durées de cohérence quantique, le bruit, en particulier le bruit de charge du point quantique, doit être aussi faible que possible. Ce bruit provient généralement de charges résiduelles piégées à proximité ou même dans le point quantique. L’élimination de ces charges résiduelles est la clé pour améliorer la performance des qubits de spin. Finalement, cela est déterminé par l’ensemble du processus de fabrication de la structure du qubit à points quantiques, car tous les défauts qui y apparaissent doivent être minimisés. Bien que cela puisse être réalisé par des techniques de laboratoire telles que des procédés de « lift-off » très doux, qui réduisent les dommages au processus, les techniques industrielles telles que la gravure soustractive et la structuration par lithographie se sont révélées problématiques, car elles peuvent facilement dégrader la qualité des composants et des interfaces, en particulier à l’interface Si/SiO2 à proximité des qubits de points quantiques. Par conséquent, le bruit de charge des structures de points quantiques à base de Si/SiO2 fabriquées dans des installations professionnelles est généralement plus élevé que les valeurs obtenues en laboratoire.

Grâce à une optimisation minutieuse et à une conception technique du stack de portes MOS en Si/SiO2 de 300 mm, imec a atteint un niveau de bruit de charge moyen record de seulement 0,6 µeV/√Hz (à 1 Hz) sur des wafers de 300 mm, caractérisé par des méthodes statistiques. Kristiaan De Greve, Fellow d’imec et directeur de programme pour les ordinateurs quantiques chez imec, déclare : « Nous avons démontré des niveaux de bruit de charge inférieurs d’un ordre de grandeur, voire de deux, par rapport aux structures de points quantiques en Si les plus modernes en fabrication industrielle, et nous avons obtenu un fonctionnement remarquablement uniforme des points quantiques. Nos résultats confirment que le Si-MOS de 300 mm constitue une plateforme matérielle convaincante pour les qubits de spin à points quantiques, et soulignent la maturité des techniques de fabrication industrielle pour le développement de qubits. »

De plus, les méthodes d’analyse statistique utilisées pour caractériser ces composants à faible bruit de charge ont fourni des insights fondamentaux sur leur origine. « Si nous comprenons la cause du bruit de charge, nous pouvons continuer à optimiser la structure des points quantiques », ajoute De Greve. « Un environnement de qubit à faible bruit et une homogénéité démontrée dans la fabrication CMOS ne sont que le début d’une série de développements qui permettront à la technologie de faire évoluer les puces quantiques vers un calcul quantique pratique, qui nécessitera selon notre compréhension actuelle des millions de qubits physiques. »

Les résultats mentionnés ci-dessus ont été publiés dans l’article suivant : https://www.nature.com/articles/s41534-024-00864-3