ASML, TSMC et imec rendent les transistors industriels à partir de matériaux 2D plus tangibles grâce à une intégration révolutionnaire de 300 mm

Figure 1 – (A) Image de microscopie électronique à balayage HAADF en coupe X d'un composant en WS₂ avec une distance critique de 50 nm, une longueur de contact de 19 nm et une largeur de 256 nm après le gravage de la ligne de connexion de la grille. Et (B) l'analyse correspondante par spectroscopie dispersive en énergie (EDS).

" title="

" class="" loading="lazy" />

– ASML, TSMC et imec présentent un procédé d'intégration innovant de 300 mm pour transistors basé sur des matériaux 2D, permettant pour la première fois la réalisation de nFETs et pFETs à l’échelle avec un espacement de contact (CPP) de 50 nm, structurés par lithographie EUV.
– De bons résultats ont été obtenus avec les nFETs (avec canal MoS2) et pFETs (avec canal WS2 ou WSe2) à l’échelle : les deux polarités de transistors s’éteignent à une tension de grille (Vg) de 0 V, et les pFETs offrent des performances proches de celles des composants de laboratoire les plus performants.
– Cette avancée constitue une étape cruciale dans la transition de la recherche à la fabrication en série de transistors à base de matériaux 2D, avec des perspectives d’expansion et d’amélioration continues de la feuille de route pour la technologie logique.
– « En collaboration avec nos partenaires, nous avons mis en place une plateforme d’essai de 300 mm pour étudier les matériaux 2D dans des dimensions pertinentes pour l’industrie. Nous invitons l’écosystème des semi-conducteurs à collaborer afin de continuer à faire progresser la performance de cette nouvelle classe de matériaux de canal et de composants. » – Gouri Sankar Kar, imec.

Cette semaine, imec, un centre de recherche et d’innovation mondialement reconnu pour les technologies avancées de semi-conducteurs, présente lors du symposium IEEE/JSAP 2026 sur la technologie et les circuits VLSI, en collaboration avec le fournisseur de solutions de lithographie ASML et la fonderie TSMC, une nouvelle approche d’intégration robuste et évolutive de 300 mm pour les nFETs et pFETs à base de matériaux 2D. Pour la première fois, des nFETs (avec MoS2 comme matériau de canal) et pFETs (sur la base de WS2 ou WSe2) à l’échelle avec un contact poly pitch (CPP) de 50 nm ont été démontrés, présentant de bonnes caractéristiques courant-tension. Ces résultats représentent une étape décisive dans la transition de la fabrication en laboratoire à la production en série de transistors à base de matériaux 2D, destinés aux logiques ultra-scalées ainsi qu’aux applications en fin de ligne et en backside de wafer.

Les dichalcogénures de métaux de transition (TMD, tels que MoS2, WS2 et WSe2) en deux dimensions ont le potentiel d’étendre et d’améliorer la feuille de route de la technologie de scalabilité logique. Lorsqu’ils sont intégrés en tant que canaux de conduction atomiquement minces remplaçant le silicium, ces matériaux permettent la fabrication de transistors performants à l’échelle – attrayants tant pour la logique ultra-scalée que pour les applications en fin de ligne et en backside de wafer. Ce potentiel est dû à leur bonne commande électrostatique du canal tout en conservant une mobilité des porteurs acceptable, même avec des longueurs de porte et de canal extrêmement réduites. Cependant, l’introduction industrielle a été freinée jusqu’à présent par l’absence d’un procédé d’intégration de 300 mm capable de fournir des nFETs et pFETs à base de TMD dans des dimensions industrielles, sans compromettre la performance déjà largement démontrée en laboratoire.

ASML, TSMC et imec présentent désormais une approche d’intégration évolutive, compatible avec la fin de ligne, pour des transistors à base de TMD sur 300 mm, qui a conduit à trois résultats clés : (1) des nFETs et pFETs à l’échelle avec un contact poly pitch (CPP) de 50 nm – unique au monde ; (2) un courant de fuite très faible (Ioff) à une tension de grille nulle (Vg=0 V) pour les deux polarités ; et (3) des pFETs avec canal WSe2, dont la performance est proche de celle des composants de laboratoire record. Avec 94 % de transistors fonctionnels (c’est-à-dire avec Imax/Imin > 10^5), cette approche d’intégration de type CMOS, où nFETs et pFETs sont intégrés sur la même plaquette de 300 mm, s’est révélée robuste et stable. Le procédé proposé peut être appliqué à d’autres matériaux de canal 2D que MoS2, WS2 et WSe2.

Gouri Sankar Kar, vice-président R&D pour les technologies de calcul et de mémoire chez imec : « Les transistors à base de matériaux 2D TMD sont généralement optimisés pour de courtes longueurs de canal. Cependant, ils présentent souvent une grande surface de contact pour minimiser la résistance de contact, ce qui complique leur miniaturisation. Pour la première fois, nous avons atteint un CPP de 50 nm – une valeur déterminée à la fois par la longueur de la grille et par la longueur de contact source/drain – sans compromettre la performance des nFETs et pFETs 2D. L’utilisation de la lithographie EUV en single-patterning, optimisée en collaboration étroite avec ASML, a été essentielle pour permettre cette réduction du CPP.»

Les transistors à l’échelle présentent de bonnes caractéristiques courant-tension, avec des pFETs atteignant presque les mêmes performances que les composants de laboratoire les plus performants – ce qui répond à un défi de longue date pour les transistors TMD. De plus, les mesures électriques montrent que les deux polarités de transistors s’éteignent lorsque la tension de grille (Vg) est réglée à 0 V. « Ce comportement idéal s’explique par l’utilisation d’un procédé innovant de fabrication inversée pour les transistors à couche mince (TFT) », explique Gouri Sankar Kar. « Contrairement aux transistors classiques à base de matériaux 2D, nos nFETs et pFETs disposent de contacts inférieurs et d’une grille superposée. Cela est rendu possible par la déposition du matériau de canal TMD sur des tranchées préstructurées, remplies de tungstène (W), qui servent de contacts. »

Dr Min Cao, vice-président et CTO de TSMC, a souligné l’importance stratégique de ces travaux de recherche, déclarant : « Notre collaboration de recherche contribue de manière décisive à repousser les limites de l’innovation dans les semi-conducteurs. L’objectif est de minimiser les risques et d’accélérer la transition de la recherche à la fabrication, afin d’assurer que ces découvertes révolutionnaires – notamment dans le domaine de ces matériaux de canal innovants – soient rapidement et efficacement intégrées dans la fabrication avancée, conduisant finalement à des solutions innovantes. »

« Les matériaux 2D TMD pourraient potentiellement permettre la fabrication de transistors beaucoup plus petits et plus performants que ceux à base de silicium, mais jusqu’à présent, les composants démontrés avec des processus de 300 mm à canal 2D restent assez grands et sont structurés avec des technologies de lithographie plus anciennes. Grâce à la résolution nettement supérieure de la lithographie EUV, nous avons pu fabriquer des transistors TMD avec des longueurs de canal de seulement 28 nm et un pitch compatible avec les nœuds de transistors les plus avancés », a ajouté Etienne De Poortere, directeur du Centre de développement technologique Europe chez ASML.