ASML, TSMC és imec ipari méretű tranzisztorokat készít 2D-anyagokból a forradalmi 300 mm-es integráció révén, amelyet könnyebben elérhetővé tesz

Ábra 1 – (A) X-Cut-HAADF-rasterelektronsmikroszkópos felvétel egy WS₂-elemről, CPP-je 50 nm, kontakt hosszúsága 19 nm és szélessége 256 nm az átvágás után a gate-csatlakozó vezeték eltávolítása után. És (B) a megfelelő energiadisperszív röntgenspektroszkópiai (EDS) elemzés.

Ábra 2 – MoS2-nFET-ek és WSe2-pFET-ek 50 nm-es kontakt távolsággal és egy laza csatornamérettel (650 nm), amelyek ugyanazon a 300 mm-es szilíciumlapkán integráltak, jó átmeneti feszültségillesztést mutatnak.

– Az ASML, a TSMC és az imec bemutatnak egy innovatív, 300 mm-es integrációs folyamatot 2D anyagokon alapuló tranzisztorokhoz, amely első alkalommal teszi lehetővé skálázott n- és p-FET-ek létrehozását 50 nm-es kontakt távolsággal (CPP), EUV-litográfiával strukturált módon.
– A skálázott nFET-ek (MoS2 csatornával) és pFET-ek (WS2 vagy WSe2 csatornával) jó eredményeket mutattak: mindkét tranzisztor polaritás kikapcsol 0 V-es kapugáton (Vg), és a pFET-ek teljesítménye szinte eléri a legfejlettebb laboratóriumi eszközök szintjét.
– Ez a fejlesztés kulcsfontosságú lépés a laboratóriumi és sorozatgyártási szint közötti átmenetben 2D anyagokon alapuló tranzisztorok esetében, és további bővítését, valamint a logikai technológia útitervének javítását ígéri.
– „Partnereinkkel közösen létrehoztunk egy 300 mm-es tesztplatformot, amely lehetővé teszi a 2D anyagok vizsgálatát ipari méretekben. Felhívjuk az félvezető ökoszisztémát a közös munkára, hogy tovább növeljük ennek az új csatornamennyiségű anyagoknak és eszközöknek a teljesítményét.” – Gouri Sankar Kar, az imec.

LEUVEN (Belgium), 2026. június 15.— Ez a hét az imec, egy világszerte vezető kutatási és innovációs központ a fejlett félvezető technológiák terén, bemutatja a IEEE/JSAP VLSI-technológiai és áramkör szimpoziumán 2026 egy új, robusztus és skálázható 300 mm-es integrációs megközelítést n- és p-FET-ekhez, 2D anyagokon alapulva, az ASML litográfiai megoldásokat szállítóval és a Semiconductor Foundry TSMC-vel együttműködve. Első alkalommal sikerült bemutatni skálázott nFET-eket (MoS2 csatornával) és pFET-eket (WS2 vagy WSe2 alapúak), CPP 50 nm-es kontakt távolsággal, jó áram-feszültség jellemzőkkel. Ezek az eredmények kulcsfontosságú lépést jelentenek a laboratóriumi és sorozatgyártási szint közötti átmenetben 2D anyagokon alapuló tranzisztorok esetében, amelyek ultra-szűkített logikai alkalmazásokhoz, valamint hátsó vég- és wafer- hátlap alkalmazásokhoz készülnek.

A két-dimenziós átmenetfém-dikalkogenidek (TMD-k, mint például MoS2, WS2 és WSe2) potenciálisan bővíthetik és javíthatják a logikai skálázási útitervet. Amikor atomréteg vékonyságú vezető csatornákként integrálják őket, amelyek helyettesítik a szilíciumot, ezek az anyagok erőteljes skálázott tranzisztorokat tesznek lehetővé – mind az extrém skálázott logika, mind a hátsó vég- vagy wafer-hátlap alkalmazások számára. Ezt a potenciált az elektrosztatikus csatornakezelésük jó teljesítménye, valamint az elfogadható töltéshordozó mobilitás biztosítja, még a rendkívül kicsiny kapu- és csatornalengések esetében is. Az ipari bevezetéshez azonban eddig az akadályt a hiányzó 300 mm-es integrációs folyamat jelentette, amely lehetővé tenné TMD-alapú n- és p-FET-ek gyártását ipari méretekben, anélkül, hogy a laboratóriumi szintű teljesítményt feláldoznák.

Az ASML, a TSMC és az imec most bemutatnak egy skálázható, hátsó vég-kompatibilis 300 mm-es integrációs megközelítést TMD-alapú n- és p-FET-ekhez, amely három fő eredményt hozott: (1) skálázott n- és p-FET-ek 50 nm-es CPP-vel – világszinten egyedülálló; (2) nagyon alacsony Off-áram (Ioff) mindkét tranzisztor polaritás esetén 0 V-es kapugáton; és (3) WSe2 csatornával ellátott pFET-ek, amelyek teljesítménye közel áll a rekordértékeket elérő laboratóriumi eszközökhöz. A 94%-os működőképes tranzisztor aránnyal (Imax/Imin > 10^5) a CMOS-hoz hasonló integrációs megközelítés – amelyben ugyanazon 300 mm-es szilíciumlapra integrálódnak az n- és p-FET-ek – megbízhatónak és stabilnak bizonyult. A javasolt folyamat alkalmazható más 2D csatornamaterialekre is, mint például a MoS2, WS2 és WSe2.

Gouri Sankar Kar, az imec kutatás-fejlesztési alelnöke, a számítási és tárolási technológiák területén: „A 2D TMD-alapú tranzisztorok általában rövid csatornákra optimalizáltak. Azonban gyakran nagy kontaktfelületük van, hogy a kontaktellenállást a lehető legkisebbre csökkentsék, ami a további miniaturizálást nehezíti. Első alkalommal értük el a 50 nm-es CPP-t – egy olyan mérőszámot, amelyet mind a kapu, mind a forrás- vagy drain-kontakt hosszúsága határoz meg –, anélkül, hogy a 2D-n FET-ek teljesítményét rontanánk. Az EUV egyedi mintázású litográfia alkalmazása, amelyet szoros együttműködésben az ASML-lel optimalizáltunk, döntő szerepet játszott a skálázott CPP lehetővé tételében.”

A skálázott tranzisztorok jó áram-feszültség jellemzőket mutatnak, a pFET-ek szinte ugyanolyan jól teljesítenek, mint a legfejlettebb laboratóriumi eszközök – ezzel megoldva egy régóta fennálló kihívást a TMD tranzisztorok számára. Emellett az elektromos mérések azt mutatják, hogy mindkét tranzisztor polaritás kikapcsol, amikor a kapugáton (Vg) 0 V van beállítva. „Ez az ideális viselkedés az innovatív, „fordított” gyártási eljárásnak köszönhető a vékonyfilm tranzisztorok (TFT-k) esetében” – magyarázza Gouri Sankar Kar. „A hagyományos 2D anyagokon alapuló tranzisztorokkal ellentétben, az n- és p-FET-jeink alulról érkező kontaktokat és átfedő kaput alkalmaznak. Ez úgy valósul meg, hogy a TMD csatornamolekulát már előre strukturált, wolfrám (W) töltötte árkokra viszik fel, amelyek kontaktként szolgálnak.”

Dr. Min Cao, a TSMC alelnöke és CTO-ja hangsúlyozta a kutatás stratégiai jelentőségét, és így fogalmazott: „Kutatási együttműködésünk döntő szerepet játszik a félvezető innováció határainak kitolásában. A hangsúly a kockázatok minimalizálásán és az átmenet felgyorsításán van a laboratóriumi és gyártási szint között, hogy a forradalmi felfedezések – különösen ezekben az újszerű csatornamaterialekben – gyorsan és hatékonyan kerüljenek be a fejlett gyártásba, végső soron innovatív megoldásokat eredményezve.”

„A 2D TMD-anyagok potenciálisan lényegesen kisebb és hatékonyabb tranzisztorokat tesznek lehetővé, mint a szilícium alapúak, azonban a 300 mm-es folyamatokkal bemutatott eszközök, amelyek 2D csatornát használnak, valójában meglehetősen nagyok, és régebbi litográfiai technológiákkal strukturáltak. Az EUV litográfia lényegesen magasabb felbontásának köszönhetően képesek voltunk 28 nm-es csatornalengéjű TMD tranzisztorokat gyártani, amelyek kompatibilisek a legmodernebb tranzisztorkötésekkel” – tette hozzá Etienne De Poortere, az ASML európai technológiai fejlesztési központ igazgatója.