ASML, TSMC i imec sprawiają, że przemysłowe tranzystory z materiałów 2D stają się bardziej dostępne dzięki przełomowej integracji na 300 mm

Obraz 1 – (A) Zdjęcie mikroskopowe rasterowe X-Cut-HAADF z elektronami o rozdzielczości 50 nm, długości kontaktu 19 nm i szerokości 256 nm po wytrawieniu linii przyłączeniowej bramki. oraz (B) odpowiednia analiza spektroskopii rentgenowskiej dyspersji energii (EDS).

Abbildung 2 – MoS2-nFETs i WSe2-pFETs z odstępem kontaktu 50 nm i rozluźnioną szerokością kanału (650 nm), zintegrowane na tym samym 300-mm waflu, wykazują dobrą dopasowanie napięcia progowego.

– ASML, TSMC i imec prezentują innowacyjny, skalowalny proces integracji na 300 mm dla tranzystorów opartych na materiałach 2D, umożliwiający po raz pierwszy realizację zeskalowanych nFET-ów i pFET-ów z odstępem kontaktowym (CPP) wynoszącym 50 nm, które zostały wystrukturyzowane za pomocą litografii EUV.
– Uzyskano dobre wyniki dla zeskalowanych nFET-ów (z kanałem MoS2) i pFET-ów (z kanałem WS2 lub WSe2): obie polaryzacje tranzystorów wyłączają się przy napięciu bramki (Vg) wynoszącym 0 V, a pFET-y wykazują wydajność zbliżoną do najbardziej wydajnych elementów laboratoryjnych.
– Ten rozwój jest kluczowym krokiem w przejściu od laboratorium do seryjnej produkcji tranzystorów opartych na materiałach 2D, z oczekiwaniem na dalszą ekspansję i poprawę mapy drogowej technologii logiki.
– „Wspólnie z naszymi partnerami uruchomiliśmy platformę testową na 300 mm, aby badać materiały 2D w rozmiarach istotnych dla przemysłu. Zapraszamy ekosystem półprzewodnikowy do współpracy, aby dalej rozwijać potencjał tej nowej klasy materiałów kanałowych i elementów.” – Gouri Sankar Kar, imec.

LEUVEN (Belgia), 15 czerwca 2026— W tym tygodniu imec, wiodące na świecie centrum badań i innowacji w dziedzinie zaawansowanych technologii półprzewodnikowych, prezentuje na sympozjum IEEE/JSAP 2026 dotyczącego technologii VLSI i układów, we współpracy z dostawcą rozwiązań litograficznych ASML i foundry półprzewodnikowej TSMC, nowatorskie, wytrzymałe i skalowalne podejście do integracji na 300 mm dla n- i p-FET-ów opartych na materiałach 2D. Po raz pierwszy udało się zademonstrować zeskalowane nFET-y (z MoS2 jako materiałem kanałowym) i pFET-y (z kanałem na bazie WS2 lub WSe2) z odstępem kontaktowym (CPP) wynoszącym 50 nm, które wykazują dobre właściwości elektryczne. Wyniki te stanowią kluczowy krok w przejściu od laboratorium do seryjnej produkcji tranzystorów opartych na materiałach 2D, przeznaczonych do ultra-zeskalowanej logiki oraz zastosowań na końcowym etapie procesu i na odwrocie wafli.

Dwuwymiarowe przejściowe metale-dichalkogenki (TMD, takie jak MoS2, WS2 i WSe2) mają potencjał do rozszerzenia i ulepszenia mapy drogowej technologii skalowania logiki. Gdy są integrowane jako atomowo cienkie kanały przewodzące, które zastępują krzem, te materiały umożliwiają wydajne zeskalowane tranzystory – atrakcyjne zarówno dla ekstremalnie zeskalowanej logiki, jak i dla zastosowań na końcowym etapie procesu oraz na odwrocie wafli. To potencjał zawdzięczają swojej dobrej elektrostatycznej kontroli kanału przy jednoczesnej akceptowalnej mobilności nośników ładunku, nawet przy ekstremalnie skróconych długościach bramki i kanału. Droga do wdrożenia przemysłowego była jednak dotąd utrudniona brakiem procesu integracji na 300 mm, który mógłby dostarczyć n- i p-FET-y o przemysłowych rozmiarach bez utraty wydajności, która już została szeroko udowodniona w laboratorium.

ASML, TSMC i imec prezentują teraz skalowalne, kompatybilne z końcowym etapem procesu na 300 mm podejście do integracji TMD, które doprowadziło do trzech kluczowych wyników: (1) zeskalowanych n- i p-FET-ów z odstępem kontaktowym (CPP) wynoszącym 50 nm – unikalne na skalę światową; (2) bardzo niskiego prądu wycieku (Ioff) przy napięciu bramki wynoszącym 0 V dla obu polaryzacji tranzystorów; oraz (3) pFET-ów z kanałem WSe2, których wydajność jest bliska rekordowym elementom laboratoryjnym. Przy 94% funkcjonalnych tranzystorów (tzn. z Imax/Imin > 10^5) podejście integracyjne podobne do CMOS – z n- i p-FET-ami zintegrowanymi na tym samym waflu 300 mm – okazało się wytrzymałe i stabilne. Zaproponowany proces można zastosować do innych materiałów kanałowych 2D niż MoS2, WS2 i WSe2.

Gouri Sankar Kar, wiceprezes ds. badań i rozwoju technologii obliczeniowych i pamięciowych w imec: „Tranzystory oparte na materiałach TMD 2D są zwykle optymalizowane dla krótkich długości kanałów. Jednak często mają dużą powierzchnię kontaktu, aby zminimalizować opór kontaktu, co utrudnia dalszą miniaturyzację. Po raz pierwszy osiągnęliśmy CPP wynoszący 50 nm – parametr określany zarówno przez długość bramki, jak i długość kontaktu źródło/dren, bez pogorszenia wydajności 2D-n- i p-FET-ów. Wykorzystanie litografii EUV w technice single-patterning, zoptymalizowanej we współpracy z ASML, było kluczowe dla umożliwienia skalowania CPP.”

Zeskalowane tranzystory wykazują dobre charakterystyki prądowo-napięciowe, przy czym pFET-y niemal dorównują najbardziej wydajnym elementom laboratoryjnym – rozwiązując od dawna wyzwanie dla tranzystorów TMD. Ponadto pomiary elektryczne potwierdzają, że obie polaryzacje tranzystorów wyłączają się przy napięciu bramki (Vg) wynoszącym 0 V. „To idealne zachowanie można przypisać zastosowaniu innowacyjnej ‚odwróconej’ metody produkcji cienkowarstwowych tranzystorów (TFT)”, wyjaśnia Gouri Sankar Kar. „W przeciwieństwie do tradycyjnych tranzystorów opartych na materiałach 2D, nasze n- i p-FET-y mają kontakty od dołu i nakładane na nie bramki. Jest to możliwe dzięki naniesieniu materiału kanałowego TMD na już wstępnie wytrawione, wypełnione wolframem (W) rowki, które służą jako kontakty.”

Dr Min Cao, wiceprezes i CTO TSMC, podkreślił strategiczne znaczenie badań i powiedział: „Nasza współpraca badawcza odgrywa kluczową rolę w poszerzaniu granic innowacji w dziedzinie półprzewodników. Skupiamy się na minimalizacji ryzyka i przyspieszeniu przejścia od laboratorium do produkcji, aby zapewnić szybkie i efektywne wdrożenie przełomowych odkryć – zwłaszcza w zakresie tych nowatorskich materiałów kanałowych – i ostatecznie prowadzić do innowacyjnych rozwiązań.”

„Materiały 2D TMD mogą potencjalnie umożliwić produkcję znacznie mniejszych i wydajniejszych tranzystorów niż te na bazie krzemu, jednak elementy z kanałem 2D, które dotąd demonstrowano przy użyciu procesów na 300 mm, są w rzeczywistości dość duże i są wystrukturyzowane starszymi technologiami litograficznymi. Dzięki znacznie wyższej rozdzielczości litografii EUV mogliśmy wyprodukować tranzystory TMD z długościami kanałów zaledwie 28 nm i pitch, które są kompatybilne z najnowszymi technologiami tranzystorów” – dodał Etienne De Poortere, dyrektor Europejskiego Centrum Rozwoju Technologii w ASML.