- Elektronika (wafer, polovodiče, mikročipy,...)
- Přeloženo pomocí AI
ASML, TSMC a imec přibližují průmyslově použitelnější tranzistory z 2D materiálů prostřednictvím průlomové integrace 300 mm
Nový přístup k integraci s délkou 300 nm pro prvky založené na 2D materiálech umožňuje škálované n- a p-FETy s kontaktním poly pitch 50 nm.
– ASML, TSMC a imec představují inovativní 300mm integrační proces pro tranzistory založené na 2D materiálech, s nímž bylo poprvé možné realizovat škálované n- a p-FETy s kontaktní vzdáleností (CPP) 50 nm, které byly strukturovány pomocí EUV litografie.
– U škálovaných nFETů (s MoS2 kanálem) a pFETů (s WS2 nebo WSe2 kanálem) byly dosaženy dobré výsledky: Obě polarit tranzistorů se vypínají při brance (Vg) 0 V a pFETy vykazují výkon, který se blíží výkonu nejvýkonnějších laboratorních prvků.
– Tento vývoj je klíčovým krokem při přechodu od laboratoře k sériové výrobě tranzistorů na bázi 2D materiálů, od nichž se očekává další rozšíření a zlepšení plánu vývoje logické technologie.
– „Společně s našimi partnery jsme zřídili testovací platformu o rozměru 300 mm, která umožňuje zkoumání 2D materiálů v průmyslově relevantních rozměrech. Vyzýváme ekosystém polovodičů ke spolupráci, aby se dále posilovala výkonnost této nové třídy kanálových materiálů a prvků.“ – Gouri Sankar Kar, imec.
LEUVEN (Belgie), 15. června 2026— Tento týden představuje imec, celosvětově přední výzkumné a inovační centrum pro pokročilé polovodičové technologie, na sympoziu IEEE/JSAP 2026 pro VLSI technologie a obvody ve spolupráci s výrobcem litografických řešení ASML a polovodičovým foundry TSMC nový robustní a škálovatelný přístup k 300mm integraci n- a p-FETů založených na 2D materiálech. Poprvé bylo možné demonstrovat škálované nFETy (s MoS2 jako kanálovým materiálem) a pFETy (buď na bázi WS2 nebo WSe2) s kontaktní vzdáleností (CPP) 50 nm, které vykazují dobré elektrické vlastnosti. Tyto výsledky představují klíčový krok při přechodu od laboratoře k sériové výrobě tranzistorů na bázi 2D materiálů, určených pro ultraškálované logické obvody i pro aplikace na zadní straně waferu a v back-endu.
Dvourozměrné přechodové kovové dichalkogenidy (TMD, jako MoS2, WS2 a WSe2) mají potenciál rozšířit a zlepšit plány vývoje logické škálovací technologie. Pokud jsou integrovány jako atomárně tenké vodivé kanály, které nahrazují křemík, umožňují tyto materiály výkonné škálované tranzistory – atraktivní jak pro extrémně škálované logické obvody, tak pro aplikace na zadní straně waferu a v back-endu. Tento potenciál jim poskytuje jejich dobrá elektrostatiska kontrola kanálu při současně přijatelném pohybu nosičů náboje, i při extrémně zmenšených délky brány a kanálu. Cesta k průmyslové implementaci však dosud byla brzděna absencí 300mm integračního procesu, který by dokázal dodat TMD založené n- a p-FETy v průmyslových rozměrech bez ztráty výkonu, který již byl důkladně ověřen v laboratoři.
ASML, TSMC a imec nyní představují škálovatelný, kompatibilní s back-endem 300mm integrační přístup pro TMD založené n- a p-FETy, který vedl ke třem hlavním výsledkům: (1) škálované n- a p-FETy s kontaktní vzdáleností (CPP) 50 nm – celosvětově unikátní; (2) velmi nízký odvodový proud (Ioff) při brance (Vg) 0 V pro obě polarit tranzistorů; a (3) pFETy s WSe2 kanálem, jejichž výkon se blíží výkonu rekordních laboratorních prvků. S 94 % funkčních tranzistorů (tj. s Imax/Imin > 10^5) se přístup CMOS podobné integrace – kdy jsou n- a p-FETy integrovány na stejném 300mm waferu – ukázal být robustní a stabilní. Navrhovaný procesní tok je použitelný i pro jiné 2D kanálové materiály než MoS2, WS2 a WSe2.
Gouri Sankar Kar, viceprezident pro výzkum a vývoj v oblasti výpočetních a paměťových technologií v imec: „Tranzistory založené na 2D TMD materiálech jsou obvykle optimalizovány pro krátké kanály. Nicméně mají často velkou kontaktní plochu, aby minimalizovaly kontaktní odpor, což ztěžuje jejich další zmenšování. Poprvé jsme dosáhli kontaktní vzdálenosti (CPP) 50 nm – což je parametr určený jak délkou brány, tak délkou kontaktu zdroje/odtoku – aniž bychom ovlivnili výkon 2D n- a p-FETů. Použití EUV litografie s jedním vzorem, optimalizované ve spolupráci s ASML, bylo klíčové pro umožnění škálovaného CPP.“
Škálované tranzistory vykazují dobré proudové a napěťové charakteristiky, přičemž pFETy jsou téměř stejně výkonné jako nejvýkonnější laboratorní prvky – čímž se řeší dlouhodobě existující výzva u TMD tranzistorů. Navíc elektrické měření ukazují, že obě polarit tranzistorů se vypínají při brance (Vg) 0 V. „Toto ideální chování lze přičíst použití inovativního ‚obráceného‘ výrobního postupu pro tenké vrstvy (TFT)“, vysvětluje Gouri Sankar Kar. „Na rozdíl od konvenčních tranzistorů založených na 2D materiálech mají naše n- a p-FETy spodní kontakty a překrývající se bránu. Toho je dosaženo nanesením TMD kanálového materiálu na již předstrukturované, wolframem (W) vyplněné drážky, které slouží jako kontakty.“
Dr. Min Cao, viceprezident a CTO TSMC, zdůraznil strategický význam výzkumu a uvedl: „Naše výzkumná spolupráce významně přispívá k posouvání hranic inovací v oblasti polovodičů. Zaměřujeme se na minimalizaci rizik a urychlení přechodu od laboratoře k výrobě, aby bylo možné rychle a efektivně integrovat průlomové objevy – zejména v oblasti těchto nových kanálových materiálů – do pokročilé výroby a nakonec přinést inovativní řešení.“
„2D TMD materiály by mohly potenciálně umožnit mnohem menší a výkonnější tranzistory než ty na bázi křemíku, avšak prvky s 2D kanálem, které byly zatím demonstrovány pomocí 300mm procesů, jsou skutečně poměrně velké a strukturovány staršími lithografickými technologiemi. Díky výrazně vyššímu rozlišení EUV litografie jsme mohli vyrobit TMD tranzistory s kanálovou délkou pouhých 28 nm a pitch, který je kompatibilní s nejmodernějšími technologiemi tranzistorů,“ dodal Etienne De Poortere, ředitel European Technology Development Center ve společnosti ASML.
IMEC Belgium
3001 Leuven
Belgie








