NanoIC rundet sein PDK-Portfolio mit seinem ersten A14-Logik- und eDRAM-Speicher-PDK ab

3D-Darstellung der A14-Bauelementstruktur mit den vier gestapelten Nanoblättern, der lokalen Verdrahtung und dem Metallkontakt auf der Rückseite. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact.

Ein 4x4-IGZO-2T0C-Zellenarray, bei dem sich die Lese-/Schreibtransistoren (RTX/WTX) auf der oberen/unteren Ebene befinden und über die entsprechenden Verbindungen verfügen. / A 4x4 IGZO 2T0C cell array where read/write transistors (RTX/WTX) are on top/bottom levels with the corresponding connections.

Am 02. Februar 2026 gab die NanoIC-Pilotlinie, eine von imec koordinierte europäische Initiative zur Beschleunigung von Innovationen im Bereich der Chip-Technologien mit Strukturen kleiner als 2 nm, die Veröffentlichung von zwei neuen Prozessdesign-Kits (PDKs) bekannt: ein A14-Pathfinding-PDK für fortschrittliche Logik-Skalierung und ein eDRAM-System-Exploration-PDK für fortschrittliche Speicherinnovationen. Beide PDKs sind die ersten ihrer Art und bieten frühzeitigen Zugang zu modernsten Designregeln und -abläufen sowie eine einzigartige Möglichkeit für Anwender, fortschrittliche Technologieknoten und eingebettete Speicherdesigns zu erkunden.

Die fortschrittlichen Prozessdesign-Kits (PDKs) aus der NanoIC-Pilotlinie spielen eine Schlüsselrolle bei der Förderung von Innovationen im Halbleiterbereich. Sie ermöglichen Designern frühzeitigen Zugriff auf realistische Designregeln und Implementierungs-Workflows, lange bevor die Hardware für eine neue Technologie überhaupt existiert. Mit der Einführung der A14- und eDRAM-PDKs bietet NanoIC Designern erstmals einen frühen Einblick in zwei wichtige Technologiebereiche für zukünftige Computersysteme: Logikskalierung am A14-Angström-Knoten und Integration von eingebettetem Speicher.

Durch die freie Zugänglichkeit dieser PDKs möchte NanoIC die Designforschung im Frühstadium mit der Integration in der Praxis verbinden und Forschern und Start-ups dabei helfen, neue Nodes zu erforschen, Integrationsherausforderungen zu antizipieren und Designs anhand realistischer Skalierungskriterien zu bewerten. „PDKs wie A14 und eDRAM sind Katalysatoren fürs Lernen und Design“, erklärt Marie Garcia Bardon, Abteilungsleiterin bei imec und Work-Package-Leiterin im NanoIC-Projekt. „Sie bieten eine robuste Umgebung für die praktische Bewertung und den quantitativen Vergleich verschiedener Technologieoptionen. Dieser Ansatz beschleunigt den Lernprozess, verringert die Risiken von Architektur- und Designinnovationen und hilft Designern, sich schon lange vor der Verfügbarkeit der Hardware auf fortschrittliche Logikknoten und eingebettete Speichertechnologien vorzubereiten.“

„Indem wir diese PDKs allgemein zugänglich machen, senken wir die Hürden für Universitäten, Industrie und Start-ups, sich mit Technologien der nächsten Generation zu befassen“, fährt Giuseppe Fiorentino, Programmmanager bei NanoIC, fort. „Der Zugang zu realistischen Regeln und Abläufen ermöglicht es den Teams, neue Richtungen in der Forschung und wegweisende Konzepte zu erkunden, die direkt in die europäische Halbleiter-Wertschöpfungskette einfließen werden.“

A14 Pathfinding PDK: Verkleinerung auf den 14-Angström-Knoten

Als erstes der neu eingeführten PDKs bietet das A14 Pathfinding PDK eine virtuelle Designumgebung für die Erforschung der Skalierung auf dem 14-Angström-Knoten, einem der nächsten großen Schritte in der Miniaturisierung von Bauelementen. Eine wichtige Innovation bei diesem Knoten ist die Einführung eines direkten Backside-Kontakts als neuen Skalierungsbeschleuniger. Während das frühere N2-PDK die Stromversorgung über TSV-Middle-Strukturen (TSVM) unterstützte, entwickelt der A14-Knoten dieses Konzept weiter, indem es TSVM durch ein kompakteres direktes Backside-Kontaktschema ersetzt. Durch die direkte Stromzufuhr von der Rückseite des Wafers zu den Gates und den Wegfall komplexer Metallverdrahtungen auf der Oberseite reduziert diese Architektur IR-Abfälle und bietet eine Flächenersparnis von 18 % sowie eine Reduzierung des Stromverbrauchs um 7 % im Vergleich zu N2 bei gleicher Frequenz und Zelldichte.

Imec ist das erste Unternehmen, das ein PDK für diesen Knoten veröffentlicht. Das Kit enthält eine umfassende 162-SDC-Bibliothek und wird von zwei großen EDA-Anbietern, Cadence und Synopsys, unterstützt.

eDRAM-Systemerforschung PDK: Ermöglicht die Entwicklung eingebetteter Speicher

Ergänzend zu den durch das A14 PDK ermöglichten Arbeiten zur Logik-Pfadfindung führt die NanoIC-Pilotlinie auch ein erstes eDRAM-System-Explorations-PDK ein, ein wichtiger Schritt zur Bewältigung einer der größten Herausforderungen in fortschrittlichen Systemen: die Bereitstellung von dichtem On-Chip-Speicher mit geringer Latenz. Im Mittelpunkt dieser Bemühungen steht die Annäherung des Speichers an die Verarbeitungseinheiten, eine Schlüsselstrategie zur Verringerung der Latenz und zur Verbesserung der Energieeffizienz in fortschrittlichen Rechnerarchitekturen.

Das derzeitige eDRAM-PDK bietet eine virtuelle Plattform für die Erforschung eingebetteter Speicherlösungen, die die Lücke zwischen dichten, aber stromhungrigen Off-Chip-DRAMs und schnellen, aber flächenbegrenzten On-Chip-SRAMs schließen. Mit dem Schwerpunkt auf dem Verhalten auf Systemebene bei datenintensiven und KI-Workloads ermöglicht das PDK Forschern die Bewertung neuer Speicherarchitekturen und Integrationsstrategien, die Speicher mit höherer Dichte näher an Prozessoren und GPUs bringen, wodurch der Datenverkehr reduziert, die Energieeffizienz verbessert und die Gesamtsystemleistung gesteigert wird.

In Zukunft wird sich das eDRAM PDK zu einer umfassenden Plattform für die Systemuntersuchung weiterentwickeln. In dieser nächsten Phase können Entwickler über die virtuelle Validierung hinausgehen und vollständige Interaktionen auf Systemebene analysieren. Mit zunehmender Reife der Plattform umfassen die zukünftigen Entwicklungsschritte die Hardware-Validierung und schließlich Möglichkeiten für Tape-out und Prototyping auf der NanoIC-Pilotlinie.