NanoIC dokončuje své PDK portfolio svým prvním A14-logickým a eDRAM paměťovým PDK

3D zobrazení struktury zařízení A14 zobrazující 4 vrstvené nanosheety s místním vedením a kovovým kontaktem na zadní straně. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact.

4x4 pole IGZO 2T0C buňková matice, kde čtecí/zapisovací tranzistory (RTX/WTX) jsou na horní/dolní úrovni a mají odpovídající spojení. / A 4x4 IGZO 2T0C buňková matice, kde čtecí/zapisovací tranzistory (RTX/WTX) jsou na horní/dolní úrovni s odpovídajícími připojeními.

Ke 2. únoru 2026 oznámila nanoIC-Pilotní řada, evropská iniciativa koordinovaná společností imec pro urychlení inovací v oblasti čipových technologií s strukturami menšími než 2 nm, zveřejnění dvou nových procesních návrhových sad (PDK): A14-Pathfinding-PDK pro pokročilé škálování logiky a eDRAM systémové průzkumné PDK pro pokročilé inovace v pamětech. Obě PDK jsou první svého druhu a nabízejí časný přístup k nejmodernějším návrhovým pravidlům a procesům, stejně jako jedinečnou příležitost pro uživatele prozkoumat pokročilé technologické uzly a návrhy vestavěných pamětí.

Pokročilé procesní návrhové sady (PDK) z nanoIC-Pilotní řady hrají klíčovou roli při podpoře inovací v oblasti polovodičů. Umožňují návrhářům časný přístup k realistickým návrhovým pravidlům a implementačním pracovním tokům, ještě před tím, než hardware pro novou technologii vůbec existuje. S uvedením A14- a eDRAM-PDK nabízí nanoIC návrhářům poprvé časný pohled na dvě důležité technologické oblasti pro budoucí počítačové systémy: škálování logiky na uzlu A14-Å a integraci vestavěných pamětí.

Prostřednictvím volného přístupu k těmto PDK chce nanoIC propojit raný výzkum návrhů s praxí a pomoci výzkumníkům a startupům zkoumat nové uzly, předvídat integrační výzvy a hodnotit návrhy podle realistických škálovacích kritérií. „PDK jako A14 a eDRAM jsou katalyzátory učení a návrhu,“ vysvětluje Marie Garcia Bardon, vedoucí oddělení ve společnosti imec a vedoucí pracovního balíčku v projektu nanoIC. „Nabízejí robustní prostředí pro praktické hodnocení a kvantitativní srovnání různých technologických možností. Tento přístup urychluje proces učení, snižuje rizika architektonických a návrhových inovací a pomáhá návrhářům připravit se na pokročilé logické uzly a technologie vestavěných pamětí ještě před dostupností hardwaru.“

„Tím, že zpřístupníme tyto PDK široké veřejnosti, snižujeme bariéry pro univerzity, průmysl a startupy, aby se zabývaly technologiemi příští generace,“ pokračuje Giuseppe Fiorentino, programový manažer nanoIC. „Přístup k realistickým pravidlům a procesům umožňuje týmům zkoumat nové směry ve výzkumu a průkopnické koncepty, které přímo vstoupí do evropského řetězce hodnot v oblasti polovodičů.“

A14 Pathfinding PDK: Zmenšení na uzel 14 Å

Jako první z nově zavedených PDK nabízí A14 Pathfinding PDK virtuální návrhové prostředí pro zkoumání škálování na uzlu 14 Å, jednom z nejbližších velkých kroků v miniaturizaci prvků. Důležitou inovací tohoto uzlu je zavedení přímého kontaktního spojení na zadní straně jako nového urychlovače škálování. Zatímco dřívější N2-PDK podporoval napájení přes TSV Middle struktury (TSVM), uzel A14 tento koncept dále rozvíjí nahrazením TSVM kompaktnějším schématem přímého kontaktu na zadní straně. Přímým napájením z zadní strany waferu ke gate a odstraněním složitých kovových propojení na přední straně tato architektura snižuje IR ztráty a nabízí úsporu plochy o 18 % a snížení spotřeby energie o 7 % ve srovnání s N2 při stejné frekvenci a hustotě buněk.

Imec je první společností, která zveřejnila PDK pro tento uzel. Sada obsahuje komplexní knihovnu 162 SD C a je podporována dvěma hlavními dodavateli EDA, Cadence a Synopsys.

eDRAM systémová průzkumná PDK: Umožňuje vývoj vestavěných pamětí

Doplňkově k práci na logickém pathfindingu umožněné PDK A14, nanoIC-Pilotní řada zavádí také první eDRAM systémovou průzkumnou PDK, což je důležitý krok k řešení jednoho z největších problémů pokročilých systémů: poskytování husté on-chip paměti s nízkou latencí. Hlavním cílem těchto snah je přiblížit paměť k výpočetním jednotkám, což je klíčová strategie ke snížení latence a zlepšení energetické účinnosti v pokročilých počítačových architekturách.

Současná eDRAM PDK nabízí virtuální platformu pro zkoumání vestavěných paměťových řešení, která uzavírají mezeru mezi hustými, ale energeticky náročnými off-chip DRAMy a rychlými, ale prostorově omezenými on-chip SRAMy. S důrazem na chování na úrovni systému při datově náročných a AI pracovních zátěžích umožňuje tato PDK výzkumníkům hodnotit nová paměťová architektury a integrační strategie, které přibližují paměti s vyšší hustotou k procesorům a GPU, čímž snižují datový tok, zvyšují energetickou účinnost a zlepšují celkový výkon systému.

V budoucnu se eDRAM PDK rozvine do komplexní platformy pro systémové analýzy. V této další fázi budou vývojáři schopni přesáhnout virtuální validaci a analyzovat úplné interakce na úrovni systému. S rostoucí vyspělostí platformy zahrnují budoucí kroky vývoje hardwarovou validaci a nakonec možnosti pro tape-out a prototypování v rámci nanoIC-Pilotní řady.