NanoIC completa il suo portafoglio PDK con il suo primo PDK di logica A14 e memoria eDRAM

Rappresentazione 3D della struttura del dispositivo A14 con i quattro nanosheets impilati, la connessione locale e il contatto metallico sul retro. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact.

Una matrice di celle IGZO 4x4 2T0C, in cui i transistor di lettura/scrittura (RTX/WTX) si trovano ai livelli superiore/inferiore e dispongono delle connessioni corrispondenti. / A 4x4 matrice di celle IGZO 2T0C in cui i transistor di lettura/scrittura (RTX/WTX) sono sui livelli superiore/inferiore con le connessioni corrispondenti.

Il 02 febbraio 2026, la NanoIC-Pilotlinie, un'iniziativa europea coordinata da imec per accelerare l'innovazione nel settore delle tecnologie dei chip con strutture inferiori a 2 nm, ha annunciato la pubblicazione di due nuovi Kit di Progettazione di Processo (PDK): un PDK A14-Pathfinding per la scalabilità della logica avanzata e un PDK di esplorazione del sistema eDRAM per innovazioni di memoria avanzate. Entrambi i PDK sono i primi del loro genere e offrono un accesso precoce alle regole di progettazione e ai flussi di lavoro più avanzati, oltre a una possibilità unica per gli utenti di esplorare nodi tecnologici avanzati e progetti di memoria integrata.

Gli avanzati Kit di Progettazione di Processo (PDK) della NanoIC-Pilotlinie svolgono un ruolo chiave nel promuovere l'innovazione nel settore dei semiconduttori. Consentono ai progettisti di accedere precocemente a regole di progettazione realistiche e flussi di lavoro di implementazione, molto prima che l'hardware per una nuova tecnologia esista effettivamente. Con l'introduzione dei PDK A14 e eDRAM, NanoIC offre ai progettisti un primo sguardo in due aree tecnologiche fondamentali per i futuri sistemi informatici: scalabilità logica nel nodo A14-Angstrom e integrazione di memoria embedded.

Grazie all'accesso libero a questi PDK, NanoIC mira a collegare la ricerca di progettazione nelle prime fasi con l'applicazione pratica, aiutando ricercatori e startup a esplorare nuovi nodi, anticipare sfide di integrazione e valutare i progetti secondo criteri di scalabilità realistici. «I PDK come A14 e eDRAM sono catalizzatori di apprendimento e progettazione», spiega Marie Garcia Bardon, responsabile di reparto presso imec e responsabile del pacchetto di lavoro nel progetto NanoIC. «Offrono un ambiente robusto per la valutazione pratica e il confronto quantitativo tra diverse opzioni tecnologiche. Questo approccio accelera il processo di apprendimento, riduce i rischi di innovazioni architetturali e di progettazione e aiuta i progettisti a prepararsi molto prima della disponibilità dell'hardware per nodi logici avanzati e tecnologie di memoria embedded.»

« Rendendo questi PDK accessibili a tutti, abbassiamo le barriere per università, industrie e startup per affrontare tecnologie di prossima generazione », aggiunge Giuseppe Fiorentino, responsabile del programma presso NanoIC. «L'accesso a regole e flussi realistici permette ai team di esplorare nuove direzioni nella ricerca e concetti innovativi che entreranno direttamente nella catena del valore dei semiconduttori europei.»

A14 Pathfinding PDK: Riduzione al nodo da 14 Å

Come primo dei nuovi PDK introdotti, l'A14 Pathfinding PDK offre un ambiente di progettazione virtuale per esplorare la scalabilità nel nodo da 14 Å, uno dei prossimi grandi passi nella miniaturizzazione dei componenti. Una delle innovazioni chiave di questo nodo è l'introduzione di un contatto diretto sul retro come nuovo acceleratore di scalabilità. Mentre il precedente N2-PDK supportava l'alimentazione tramite strutture TSV-Middle (TSVM), il nodo A14 sviluppa ulteriormente questo concetto sostituendo TSVM con uno schema di contatto diretto sul retro più compatto. L'alimentazione diretta dalla parte posteriore del wafer ai gate e l'eliminazione di complessi cablaggi metallici sulla parte superiore riducono i sprechi di IR e offrono un risparmio di superficie dell'18% e una riduzione del consumo energetico del 7% rispetto a N2, mantenendo la stessa frequenza e densità di celle.

Imec è la prima azienda a pubblicare un PDK per questo nodo. Il kit include una libreria completa di 162 SD C e viene supportato da due grandi fornitori di EDA, Cadence e Synopsys.

PDK di esplorazione del sistema eDRAM: Permette lo sviluppo di memoria embedded

In aggiunta alle attività di ricerca sulla logica consentite dal PDK A14, la NanoIC-Pilotlinie introduce anche un primo PDK di esplorazione del sistema eDRAM, un passo importante per affrontare una delle maggiori sfide nei sistemi avanzati: fornire memoria on-chip compatta e a bassa latenza. Al centro di questi sforzi c'è l'approccio di avvicinare la memoria alle unità di elaborazione, una strategia chiave per ridurre la latenza e migliorare l'efficienza energetica nelle architetture di calcolo avanzate.

Attualmente, il PDK eDRAM offre una piattaforma virtuale per esplorare soluzioni di memoria embedded che colmano il divario tra le dense ma energivore DRAM off-chip e le rapide ma limitate in superficie SRAM on-chip. Focalizzandosi sul comportamento a livello di sistema in workload di dati intensivi e AI, il PDK consente ai ricercatori di valutare nuove architetture di memoria e strategie di integrazione, portando la memoria con maggiore densità più vicino ai processori e alle GPU, riducendo il traffico di dati, migliorando l'efficienza energetica e aumentando le prestazioni complessive del sistema.

In futuro, il PDK eDRAM si evolverà in una piattaforma completa per lo studio dei sistemi. In questa fase successiva, gli sviluppatori potranno andare oltre la validazione virtuale e analizzare interazioni complete a livello di sistema. Con il crescente sviluppo della piattaforma, i futuri passi includeranno la validazione hardware e infine possibilità di tape-out e prototipazione sulla NanoIC-Pilotlinie.