NanoIC completa su cartera de PDK con su primer PDK de lógica A14 y memoria eDRAM

Representación en 3D de la estructura del dispositivo A14 que muestra las 4 nanosheets apiladas con su enrutamiento local y el contacto metálico en la parte trasera. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact.

Una matriz de celdas IGZO 4x4 2T0C, en la que los transistores de lectura/escritura (RTX/WTX) se encuentran en los niveles superior/inferior y cuentan con las conexiones correspondientes. / Una matriz de celdas IGZO 4x4 2T0C donde los transistores de lectura/escritura (RTX/WTX) están en los niveles superior/inferior con las conexiones correspondientes.

El 02 de febrero de 2026, la línea piloto NanoIC, una iniciativa europea coordinada por imec para acelerar la innovación en tecnologías de chips con estructuras menores a 2 nm, anunció la publicación de dos nuevos kits de diseño de procesos (PDKs): un PDK de búsqueda de caminos A14 para la escalabilidad avanzada de lógica y un PDK de exploración de sistemas eDRAM para innovaciones avanzadas en memoria. Ambos PDKs son los primeros de su tipo y ofrecen acceso temprano a reglas de diseño y flujos de trabajo de vanguardia, así como una oportunidad única para que los usuarios exploren nodos tecnológicos avanzados y diseños de memoria embebida.

Los avanzados kits de diseño de procesos (PDKs) de la línea piloto NanoIC desempeñan un papel clave en la promoción de innovaciones en el sector de semiconductores. Permiten a los diseñadores acceder tempranamente a reglas de diseño realistas y flujos de implementación, mucho antes de que exista hardware para una nueva tecnología. Con la introducción de los PDKs A14 y eDRAM, NanoIC ofrece a los diseñadores una visión temprana en dos áreas tecnológicas importantes para futuros sistemas informáticos: escalabilidad lógica en el nodo A14-Å y la integración de memoria embebida.

Al hacer estos PDKs de acceso libre, NanoIC busca conectar la investigación en diseño en etapas tempranas con su aplicación práctica, ayudando a investigadores y startups a explorar nuevos nodos, anticipar desafíos de integración y evaluar diseños según criterios de escalabilidad realistas. «Los PDKs como A14 y eDRAM son catalizadores para el aprendizaje y el diseño», explica Marie Garcia Bardon, jefa de departamento en imec y líder del paquete de trabajo en el proyecto NanoIC. «Ofrecen un entorno robusto para la evaluación práctica y la comparación cuantitativa de diferentes opciones tecnológicas. Este enfoque acelera el proceso de aprendizaje, reduce los riesgos en innovaciones de arquitectura y diseño, y ayuda a los diseñadores a prepararse mucho antes de la disponibilidad del hardware para nodos lógicos avanzados y tecnologías de memoria embebida.»

«Al hacer estos PDKs de acceso general, reducimos las barreras para universidades, industrias y startups para involucrarse con tecnologías de próxima generación», continúa Giuseppe Fiorentino, gerente de programa en NanoIC. «El acceso a reglas y flujos realistas permite a los equipos explorar nuevas direcciones en investigación y conceptos innovadores que se integrarán directamente en la cadena de valor de semiconductores europea.»

PDK de búsqueda de caminos A14: reducción al nodo de 14 Å

Como el primero de los PDKs recientemente introducidos, el PDK de búsqueda de caminos A14 ofrece un entorno virtual de diseño para explorar la escalabilidad en el nodo de 14 Å, uno de los próximos grandes pasos en la miniaturización de componentes. Una innovación clave en este nodo es la introducción de un contacto directo trasero como nuevo acelerador de escalabilidad. Mientras que el anterior N2-PDK soportaba el suministro de energía mediante estructuras TSV-Middle (TSVM), el nodo A14 desarrolla este concepto reemplazando el TSVM por un esquema de contacto directo trasero más compacto. Al suministrar energía directamente desde la parte trasera del wafer a las puertas y eliminar conexiones metálicas complejas en la parte superior, esta arquitectura reduce los residuos térmicos, ofrece un ahorro de espacio del 18 % y disminuye el consumo de energía en un 7 % en comparación con N2, manteniendo la misma frecuencia y densidad de celdas.

Imec es la primera empresa en publicar un PDK para este nodo. El kit incluye una biblioteca completa de 162 bibliotecas SDC y cuenta con el apoyo de dos grandes proveedores de EDA, Cadence y Synopsys.

PDK de exploración de sistemas eDRAM: permite el desarrollo de memoria embebida

Complementando los trabajos de búsqueda de caminos lógicos facilitados por el PDK de A14, la línea piloto NanoIC también introduce un primer PDK de exploración de sistemas eDRAM, un paso importante para abordar uno de los mayores desafíos en sistemas avanzados: proporcionar memoria en chip densa y de baja latencia. El enfoque principal de estos esfuerzos es acercar la memoria a las unidades de procesamiento, una estrategia clave para reducir la latencia y mejorar la eficiencia energética en arquitecturas de computación avanzadas.

El PDK actual de eDRAM ofrece una plataforma virtual para explorar soluciones de memoria embebida, cerrando la brecha entre las densas pero consumidoras de energía memorias DRAM fuera del chip y las rápidas pero limitadas en espacio de las SRAM en chip. Con un enfoque en el comportamiento a nivel de sistema en cargas de trabajo de datos intensivos y de inteligencia artificial, este PDK permite a los investigadores evaluar nuevas arquitecturas de memoria y estrategias de integración que acerquen la memoria de mayor densidad a los procesadores y GPUs, reduciendo el tráfico de datos, mejorando la eficiencia energética y aumentando el rendimiento general del sistema.

En el futuro, el PDK de eDRAM evolucionará hacia una plataforma integral para el análisis de sistemas. En esta próxima fase, los desarrolladores podrán ir más allá de la validación virtual y analizar interacciones completas a nivel de sistema. Con el avance de la plataforma, los próximos pasos incluirán la validación de hardware y, finalmente, opciones para tape-out y prototipado en la línea piloto NanoIC.