NanoIC kończy swój portfel PDK o pierwszy PDK logiki A14 i pamięci eDRAM

3D-rysunek struktury urządzenia A14 przedstawiający 4 ułożone warstwy nanostruktur, lokalne połączenia oraz metalowy kontakt z tyłu. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact.

Tablica komórek IGZO 4x4 2T0C, w której tranzystory odczytu/zapisu (RTX/WTX) znajdują się na górnym/dolnym poziomie i mają odpowiednie połączenia. / Tablica komórek IGZO 4x4 2T0C, w której tranzystory odczytu/zapisu (RTX/WTX) są na górnych/dolnych poziomach z odpowiednimi połączeniami.

W dniu 02 lutego 2026 roku linia pilotażowa NanoIC, europejska inicjatywa koordynowana przez imec mająca na celu przyspieszenie innowacji w dziedzinie technologii układów scalonych z strukturami mniejszymi niż 2 nm, ogłosiła wydanie dwóch nowych zestawów narzędzi projektowych procesów (PDK): A14-Pathfinding PDK do zaawansowanego skalowania logiki oraz eDRAM-System-Exploration PDK do innowacji w zakresie pamięci. Oba PDK są pierwszymi tego typu i zapewniają wczesny dostęp do najnowocześniejszych reguł projektowych i procesów, a także unikalną możliwość eksploracji zaawansowanych technologicznych węzłów i projektów wbudowanej pamięci.

Zaawansowane zestawy narzędzi projektowych procesów (PDK) z linii NanoIC odgrywają kluczową rolę w promowaniu innowacji w branży półprzewodnikowej. Umożliwiają projektantom wczesny dostęp do realistycznych reguł projektowych i przepływów implementacyjnych, jeszcze zanim hardware dla nowej technologii w ogóle powstanie. Wprowadzenie PDK A14 i eDRAM zapewnia projektantom po raz pierwszy wgląd w dwa kluczowe obszary technologiczne dla przyszłych systemów komputerowych: skalowanie logiki na poziomie 14 Å oraz integrację wbudowanej pamięci.

Dzięki bezpłatnemu dostępowi do tych PDK, NanoIC chce połączyć badania projektowe na wczesnym etapie z praktyczną integracją, pomagając naukowcom i start-upom w badaniu nowych węzłów technologicznych, przewidywaniu wyzwań integracyjnych oraz ocenie projektów na podstawie realistycznych kryteriów skalowania. „PDK takie jak A14 i eDRAM są katalizatorami nauki i projektowania,” wyjaśnia Marie Garcia Bardon, kierowniczka działu w imec i liderka pakietu prac w projekcie NanoIC. „Oferują solidne środowisko do praktycznej oceny i porównania różnych opcji technologicznych. To podejście przyspiesza proces nauki, zmniejsza ryzyko innowacji architektonicznych i projektowych oraz pomaga projektantom przygotować się na zaawansowane węzły logiczne i technologie wbudowanej pamięci jeszcze przed dostępnością hardware.”

„Udostępniając te PDK szerokiemu gronu, obniżamy bariery dla uczelni, przemysłu i start-upów w zakresie eksploracji technologii następnej generacji,” dodaje Giuseppe Fiorentino, menedżer programu w NanoIC. „Dostęp do realistycznych reguł i procesów umożliwia zespołom badanie nowych kierunków w badaniach i przełomowych koncepcji, które bezpośrednio wpiszą się w europejski łańcuch wartości półprzewodników.”

A14 Pathfinding PDK: Skalowanie do węzła 14 Å

Jako pierwszy z nowo wprowadzonych PDK, A14 Pathfinding PDK oferuje wirtualne środowisko projektowe do badania skalowania na węźle 14 Å, jednym z najbliższych dużych kroków w miniaturyzacji elementów. Kluczową innowacją na tym węźle jest wprowadzenie bezpośredniego kontaktu od strony tylnej jako nowego przyspieszacza skalowania. Podczas gdy wcześniejszy N2-PDK obsługiwał zasilanie poprzez struktury TSV-Middle (TSVM), węzeł A14 rozwija tę koncepcję, zastępując TSVM bardziej kompaktowym schematem bezpośredniego kontaktu od strony tylnej. Bezpośrednie zasilanie od spodu wafla do bramek oraz eliminacja skomplikowanych metalowych połączeń na górze zmniejszają straty IR, zapewniają oszczędność powierzchni na poziomie 18% oraz redukcję zużycia energii o 7% w porównaniu do N2 przy tej samej częstotliwości i gęstości komórek.

Imev jest pierwszą firmą, która opublikowała PDK dla tego węzła. Zestaw zawiera kompleksową bibliotekę 162 SDC i jest wspierany przez dwóch dużych dostawców EDA, Cadence i Synopsys.

PDK do badania systemów eDRAM: umożliwia rozwój wbudowanej pamięci

Uzupełniając prace nad ścieżkami logicznymi w ramach PDK A14, linia pilotażowa NanoIC wprowadza również pierwszy PDK do eksploracji systemów eDRAM, co jest ważnym krokiem w rozwiązaniu jednego z największych wyzwań w zaawansowanych systemach: zapewnienia zwartej pamięci na chipie o niskim opóźnieniu. Głównym celem tych działań jest zbliżenie pamięci do jednostek przetwarzających, co jest kluczową strategią zmniejszania opóźnień i poprawy efektywności energetycznej w nowoczesnych architekturach komputerowych.

Obecny PDK eDRAM oferuje wirtualną platformę do badania rozwiązań wbudowanej pamięci, zamykając lukę między gęstymi, ale energochłonnymi pamięciami off-chip typu DRAM a szybkimi, ale ograniczonymi przestrzennie pamięciami on-chip typu SRAM. Skupiając się na zachowaniu na poziomie systemu przy obciążeniach danych i pracy z AI, PDK umożliwia naukowcom ocenę nowych architektur pamięci i strategii integracji, które zbliżają pamięć o wyższej gęstości do procesorów i GPU, co zmniejsza ruch danych, poprawia efektywność energetyczną i zwiększa wydajność systemu.

W przyszłości PDK eDRAM będzie rozwijany do pełnej platformy do analizy systemów. W kolejnej fazie deweloperzy będą mogli wyjść poza wirtualną walidację i analizować pełne interakcje na poziomie systemu. W miarę dojrzewania platformy, przyszłe kroki rozwoju obejmą walidację sprzętu, a ostatecznie także możliwości tape-out i prototypowania na linii NanoIC.