NanoIC voltooit zijn PDK-portfolio met zijn eerste A14-logica- en eDRAM-geheugen-PDK

3D-weergave van de A14-apparaatstructuur met de vier gestapelde nanobladen, de lokale bedrading en het metalen contact aan de achterzijde. / 3D-representatie van de A14-apparaatstructuur met de 4 gestapelde nanosheets, de lokale bedrading en het metalen contact aan de achterkant.

Een 4x4 IGZO-2T0C-celarray, waarbij de lees/schrijftransistoren (RTX/WTX) zich op de bovenste/onderste laag bevinden en over de bijbehorende verbindingen beschikken. / Een 4x4 IGZO 2T0C-celarray waarbij de lees/schrijftransistoren (RTX/WTX) zich op de bovenste/onderste niveaus bevinden met de bijbehorende verbindingen.

Op 02 februari 2026 kondigde de NanoIC-Prototyplijn, een door imec gecoördineerde Europese initiatief voor het versnellen van innovaties op het gebied van chiptechnologieën met structuren kleiner dan 2 nm, de publicatie aan van twee nieuwe Process Design Kits (PDK's): een A14-Pathfinding-PDK voor geavanceerde logicascaling en een eDRAM-systeemexploratie-PDK voor geavanceerde geheugeninnovaties. Beide PDK's zijn de eerste in hun soort en bieden vroege toegang tot de nieuwste ontwerpregels en -processen, evenals een unieke mogelijkheid voor gebruikers om geavanceerde technologische knooppunten en ingebedde geheugenontwerpen te verkennen.

De geavanceerde Process Design Kits (PDK's) uit de NanoIC-prototyplijn spelen een sleutelrol bij het bevorderen van innovaties in de halfgeleidersector. Ze stellen ontwerpers in staat om vroegtijdig toegang te krijgen tot realistische ontwerpregels en implementatie-workflows, nog voordat de hardware voor een nieuwe technologie überhaupt bestaat. Met de introductie van de A14- en eDRAM-PDK's biedt NanoIC ontwerpers voor het eerst een vroege blik op twee belangrijke technologische gebieden voor toekomstige computersystemen: logicascaling op de A14-angstrom-knoop en integratie van ingebed geheugen.

Door deze PDK's vrij toegankelijk te maken, wil NanoIC het ontwerp-onderzoek in de vroege fase verbinden met de praktijk en onderzoekers en start-ups helpen om nieuwe knooppunten te verkennen, integratie-uitdagingen te anticiperen en ontwerpen te beoordelen op basis van realistische schaalcriteria. "PDK's zoals A14 en eDRAM zijn katalysatoren voor leren en ontwerpen," legt Marie Garcia Bardon uit, afdelingshoofd bij imec en work-package-leider in het NanoIC-project. "Ze bieden een robuuste omgeving voor praktische evaluatie en kwantitatieve vergelijking van verschillende technologische opties. Deze aanpak versnelt het leerproces, vermindert de risico's van architectuur- en ontwerpinnovaties en helpt ontwerpers zich al lang voordat de hardware beschikbaar is voor te bereiden op geavanceerde logikknooppunten en ingebedde geheugenstechnologieën."

"Door deze PDK's algemeen toegankelijk te maken, verlagen we de drempels voor universiteiten, industrie en start-ups om zich met technologieën van de volgende generatie bezig te houden," vervolgt Giuseppe Fiorentino, programmamanager bij NanoIC. "Toegang tot realistische regels en processen stelt teams in staat om nieuwe richtingen in onderzoek en baanbrekende concepten te verkennen, die direct in de Europese halfgeleiderwaardeketen zullen worden geïntegreerd."

A14 Pathfinding PDK: verkleining op de 14-angstrom-knoop

Als eerste van de nieuw geïntroduceerde PDK's biedt de A14 Pathfinding PDK een virtuele ontwerpomgeving voor het onderzoeken van schaalbaarheid op de 14-angstrom-knoop, een van de volgende grote stappen in de miniaturisering van componenten. Een belangrijke innovatie bij deze knoop is de introductie van een directe backside-contact als nieuwe versnellingsmethode voor schaalvergroting. Terwijl de eerdere N2-PDK de voeding via TSV-midden-structuren (TSVM) ondersteunde, ontwikkelt de A14-knoop dit concept verder door TSVM te vervangen door een compacter direct backside-contactschema. Door de directe stroomvoorziening van de achterkant van de wafer naar de poorten en het wegvallen van complexe metalen bedradingen aan de bovenkant, vermindert deze architectuur IR-verliezen en biedt een oppervlaktebesparing van 18% en een stroomverbruikvermindering van 7% in vergelijking met N2 bij gelijke frequentie en cel dichtheid.

Imec is het eerste bedrijf dat een PDK voor deze knoop publiceert. De kit bevat een uitgebreide 162-SDC-bibliotheek en wordt ondersteund door twee grote EDA-aanbieders, Cadence en Synopsys.

eDRAM-systeemexploratie PDK: mogelijk maken van de ontwikkeling van ingebed geheugen

Aanvullend op de werkzaamheden die mogelijk worden gemaakt door de A14 PDK voor logica, introduceert de NanoIC-prototyplijn ook een eerste eDRAM-systeemexploratie-PDK, een belangrijke stap in het aanpakken van een van de grootste uitdagingen in geavanceerde systemen: het bieden van dicht on-chip geheugen met lage latentie. Centraal in deze inspanningen staat het benaderen van het geheugen tot de verwerkingsunits, een kernstrategie om latentie te verminderen en energie-efficiëntie te verbeteren in geavanceerde rekenarchitecturen.

De huidige eDRAM-PDK biedt een virtueel platform voor het onderzoeken van ingebedde geheugenoplossingen die de kloof overbruggen tussen dichte, maar stroomvretende off-chip DRAMs en snelle, maar ruimtebeperkte on-chip SRAMs. Met de focus op gedrag op systeembasis bij data-intensieve en AI-workloads, stelt het PDK onderzoekers in staat om nieuwe geheugenarchitecturen en integratiestrategieën te evalueren, waarbij geheugen met hogere dichtheid dichter bij processoren en GPU's wordt gebracht. Dit vermindert dataverkeer, verbetert energie-efficiëntie en verhoogt de algehele systeemprestaties.

In de toekomst zal de eDRAM-PDK evolueren tot een uitgebreid platform voor systeemanalyse. In deze volgende fase kunnen ontwikkelaars verder gaan dan virtuele validatie en volledige interacties op systeembasis analyseren. Naarmate het platform volwassener wordt, omvatten de toekomstige ontwikkelingsstappen hardware-validatie en uiteindelijk mogelijkheden voor tape-out en prototyping binnen de NanoIC-prototyplijn.