Nowy rok, nowa praca? Sprawdź oferty! Więcej ...
Buchta MT-Messtechnik ClearClean PMS
reinraum online
Niemiecki Angielski Francuski Węgierski Polski Czeski Włoski Hiszpański Niderlandzki

Wszystkie publikacje od IMEC Belgium

Imec dokonuje pionierskich prac nad produkcją nanoporów w stanie stałym na skalę wafla (300 mm) z wykorzystaniem litografii EUV, jak widać na zdjęciu. © imec / Imec pionieruje pełną produkcję nanoporów w stanie stałym na skalę wafla (300 mm) z użyciem litografii EUV, jak pokazano na zdjęciu. © imec Przekrój i widok z góry w TEM: wyprodukowana półprzewodnikowa nanopor. / Cross-sectional and top-view TEM of the fabricated solid-state nanopore, Przekrój i widok z góry w TEM: wyprodukowana półprzewodnikowa nanopor. / Cross-sectional and top-view TEM of the fabricated solid-state nanopore,
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Przełom umożliwia skalowalne, wysoce precyzyjne zastosowania biosensorowe w naukach biologicznych i technice medycznej

Imec po raz pierwszy za pomocą lithografii EUV demonstruje produkcję półprzewodnikowych nanoporów na waflach w skali przemysłowej

1. Imec osiągnął pierwszą udaną produkcję półprzewodnikowych nanoporów na skalę wafla za pomocą EUV-Lithographie na waflach 300 mm. Ta innowacja zamienia technologię nanoporów z koncepcji laboratoryjnej na skalowalną platformę dla biosensorów, genomiki i proteomiki.
2. Nanopory sÄ… chwalone jako kluczowy rozwój w g…
Czyste pomieszczenie w Imec stanowi podstawę dla PDK-ów NanoIC, opartych na procesach technologicznych 2 nm. / Czyste pomieszczenie w Imec zapewnia podstawę dla PDK-ów NanoIC, opartych na procesach technologicznych 2 nm.
  • ‌
  • Warsztaty / Kurs szkoleniowy

Obszerna aktualizacja Pathfinding N2 P-PDK od NanoIC umożliwia naukowcom i deweloperom zapoznanie się z pełnymi architekturami SoC oraz wspieranie innowacji.

NanoIC rozszerza swój przełomowy N2-PDK o zaawansowane makra pamięci SRAM

W tym tygodniu NanoIC-Pilotlinia, europejska inicjatywa koordynowana przez imec w celu przyspieszenia innowacji w dziedzinie technologii chipów powyżej 2 nm, ogÅ‚asza na SEMICON Europe publikacjÄ™ N2 P-PDK v1.0, istotnej aktualizacji ich N2 Pathfinding Process Design Kit (P-PDK). Ta nowa wersja za…
Linki: obecny CEO, Luc Van den hove, po prawej: CEO firmy imec od 1 kwietnia 2026 roku, Patrick Vandenameele. / Lewo: obecny CEO, Luc Van den hove, Prawo: CEO firmy imec od 1 kwietnia 2026 roku, Patrick Vandenameele. CEO firmy imec od 1 kwietnia 2026 roku, Patrick Vandenameele.
  • ‌
  • Firma

Imec zapewnia płynne przejęcie i ciągłość strategiczn�

Zmiana na stanowisku kierowniczym w imec: Luc Van den hove zostaje przewodniczÄ…cym, Patrick Vandenameele obejmuje stanowisko CEO imec

Rada nadzorcza imec, Å›wiatowego wiodÄ…cego centrum badaÅ„ i innowacji w dziedzinie nanoelektroniki i technologii cyfrowych, powoÅ‚aÅ‚a Patricka Vandenameele na stanowisko przyszÅ‚ego dyrektora generalnego. Ze skutkiem od 1 kwietnia 2026 roku obejmie on nastÄ™pcÄ™ obecnego CEO Luc Van den Hove, któ…
Przedstawiciele dwunastu członków konsorcjum zebrali się w Międzynarodowym Iberiańskim Laboratorium Nanotechnologii w Bragzie w Portugalii.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Konsorcjum umożliwia europejskim startupom, małym i średnim przedsiębiorstwom oraz organizacjom badawczym w dziedzinie produkcji półprzewodników dostęp do infrastruktury projektowej, szkoleń i kapitału.

Imec koordiniert EU Chip Design Platform

W ramach Europejskiego Aktu PÅ‚ytkowego wybrano konsorcjum skÅ‚adajÄ…ce siÄ™ z 12 europejskich partnerów pod koordynacjÄ… imec, aby opracować PlatformÄ™ Projektowania UkÅ‚adów EU-Chips. Platforma finansowana przez Chips JU (Europejskie Wspólne PrzedsiÄ™wziÄ™cie ds. BadaÅ„ i Innowacji w Dziedzini…
Abbildung 1 – Top-down-REM-Aufnahmen von Mäandern (links) und Gabeln (rechts) mit 20 nm Abstand nach der Musterübertragung in eine TiN-Hartmaske. / Rysunek 1 - Widoki SEM od góry na meandry (po lewej) i widły (po prawej) z odstępem 20 nm po przeniesieniu wzoru na twardą maskę TiN. Abbildung 2 – TEM-Bild metallisierter Drähte mit 20 nm Abstand nach einem chemisch-mechanischen Poliervorgang (CMP). / Rysunek 2 - Obraz TEM metalizowanych drutów o rozstawie 20 nm po procesie chemiczno-mechanicznego polerowania (CMP).
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Pierwsze testy elektryczne z powtarzalnością 20 nm stanowią kolejny kamień milowy w walidacji ekosystemu wzorcowania ekstremalnego promieniowania ultrafioletowego o wysokiej rozdzielczości (EUV).

Imec ocenia zdolność przewodzenia prądu przez metalowe linie o rozstawie 20 nm, wyprodukowane metodą High NA EUV Single Patterning

W tym tygodniu imec, Å›wiatowy lider w dziedzinie badaÅ„ i innowacji w zakresie nanoelektroniki i technologii cyfrowych, prezentuje na SPIE Advanced Lithography + Patterning pierwsze wyniki testów elektrycznych (e-test), uzyskane na strukturach przewodzÄ…cych metalowych o rozstawie 20 nm, wykonanyc…
300 mm wafla krzemowego zawierająca tysiące urządzeń z GaAs z zbliżeniem na kilka układów i obrazem skaningowego mikroskopu elektronowego układu nano-ramion z GaAs po epitaksji. / A 300 mm silicon wafer containing thousands of GaAs devices with a close-up of multiple dies and a scanning electron micrograph of a GaAs nano-ridge array after epitaxy. 300 mm krzemowy wafer zawierający tysiące urządzeń GaAs z zbliżeniem na kilka układów i obrazem skaningowym elektronowym układu nano-poręczy z GaAs po epitaksji. / A 300 mm silicon wafer containing thousands of GaAs devices with a close-up of multiple dies and a scanning electron micrograph of a GaAs nano-ridge array after epitaxy.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Imec odnotowuje przełomowy sukces w dziedzinie fotoniki krzemowej, torując tym samym drogę dla tanich i wydajnych komponentów optycznych.

Pierwsza kompletna produkcja elektrycznie pompowanych nanorurek laserów na bazie GaAs na 300-mm waflach krzemowych w skali wafla

Imec, wiodÄ…ce na Å›wiecie centrum badawczo-innowacyjne w dziedzinie nanoelektroniki i technologii cyfrowych, osiÄ…gnęło ważny kamieÅ„ milowy w dziedzinie fotoniki krzemowej, udowadniajÄ…c skuteczność elektrycznie zasilanych laserów wielo-wielkowych GaAs, które zostaÅ‚y w peÅ‚ni monolitycznie…
Abbildung 1 – Konzeptionelle Darstellung (a) eines einreihigen CFET und (b) eines zweireihigen CFET. Das Layout eines Flip-Flops (D-Flip-Flop oder DFF) zeigt eine Verringerung der Zellenhöhe und -fläche um 24 nm (oder 12,5 %) beim Übergang von einem einreihigen zu einem zweireihigen CFET (H. Kuekner et al., IEDM 2024). / Rysunek 1 – Koncepcyjna reprezentacja (a) jednowierszego CFET i (b) dwuwierszego CFET. Układ flip-flopa (D-flip-flop lub DFF) wykazuje zmniejszenie wysokości i powierzchni komórki o 24 nm (lub 12,5%) podczas przejścia z jednowiersowego na dwuwiersowy CFET (H. Kuekner et al., IEDM 2024). Abbildung 2 – Virtueller Prozessablauf für den Aufbau einer zweireihigen CFET-Architektur. Der mit 3D Coventor simulierte Prozessablauf ging von den Spezifikationen einer „virtuellen“ CFET-Fab aus und projizierte zukünftige Verarbeitungskapazitäten und Designspielräume (H. Kuekner et al., IEDM 2024). Die Detailansicht zeigt ein TEM eines monolithischen CFET-Technologie-Demonstrators, der in der 300-mm-Reinraum-F&E-Einrichtung von imec hergestellt wurde (A. Vandooren et al., IEDM 2024). / Figure 2 – Virtual process flow for building a double-row CFET architecture. The process flow, simulated with 3D Coventor, started from the specifications of a ‘virtual’ CFET fab, projecting future processing capabilities and design margins (H. Kuekner et al., IEDM 2024). The zoom-in represents a TEM of a monolithic CFET technology demonstrator fabricated within imec’s 300mm R&D cleanroom facility (A. Vandooren et al., IEDM 2024).
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Nowa standardowa architektura komórkowa oferuje optymalny kompromis między wykorzystaniem powierzchni a złożonością procesu dla logiki i SRAM-u

Imec stawia na dwurzędową technologię CFET dla technologicznego węzła A7

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, präsentiert auf dem IEEE International Electron Devices Meeting (IEDM) 2024 eine neue CFET-basierte Standardzellenarchitektur, die aus zwei Reihen CFETs mit einer dazwischen liegenden gem…
Si spin qubits, wyprodukowane przy użyciu najnowocześniejszych procesów integracji na 300 mm. / Si spin qubits manufactured with state-of-the-art 300mm integration flows.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Wyniki potwierdzają dojrzałość procesów Qubit na waflach o rozmiarze 300 mm, które umożliwiają masową produkcję komputerów kwantowych.

Imec osiąga najniższy poziom szumu ładunkowego dla punktów kwantowych Si-MOS, wyprodukowanych na platformie CMOS o rozmiarze 300 mm

Imec, globalny wiodący ośrodek badawczo-innowacyjny w dziedzinie nanoelektroniki i technologii cyfrowych, ogłosił dziś pomyślną demonstrację wysokiej jakości 300-mmowej, opartej na krzemie, przetwarzania kwantowych bitów spinowych z elementami, które prowadzą do statystycznie istotnego Ņ
Abbildung 1 – CMOS-CFET-Bauelemente mit MDI und gestapelten strukturierten Kontakten auf der Vorderseite (TC = oberer Kontakt; TJ = oberer Übergang; BC = unterer Kontakt; BJ = unterer Übergang). Gezeigt werden REM-Querschnitte längs (links) und quer (rechts) zum BC/TC. / Figure 1 – CMOS CFET devices with MDI and stacked frontside patterned contacts (TC = top contact; TJ = top junction; BC = bottom contact; BJ = bottom junction). SEM cross sections are shown along (left) and across (right) the BC/TC. Abbildung 2 - Id/Vg-Kennlinien für nFET und pFET mit gestapelten Kontakten auf der Vorderseite. / Rysunek 2 – Krzywe Id/Vg dla nFET i pFET z nakładanymi kontaktami na przedniej stronie. Rysunek 3 - Zdjęcie SEM przedstawiające dolne kontakty wyprowadzone na tylnej stronie wafla i dokładnie umieszczone nad dolnym złączem utworzonym na stronie przedniej (BDI = izolacja dielektryczna od dołu). / Figure 3 – SEM picture showing bottom contacts formed on the wafer backside and positioned accurately over the bottom junction formed on the frontside (BDI = bottom dielectric isolation).
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Imec demonstruje funkcjonalne monolityczne elementy CFET z ułożonymi dolnymi i górnymi kontaktami

W tym tygodniu imec, Å›wiatowy lider w dziedzinie badaÅ„ i innowacji w zakresie nanoelektroniki i technologii cyfrowych, po raz pierwszy na sympozjum IEEE 2024 o technologii i ukÅ‚adach VLSI (2024 VLSI) zaprezentuje elektrycznie funkcjonalne komponenty CMOS-CFET z uÅ‚ożonymi od doÅ‚u i od góry kon…
Podgląd NEWSLETTERÓW

Lepsza informacja: ROCZNIK, NEWSLETTER, NEWSFLASH, NEWSEXTRA oraz KATALOG EKSPERTÓW

Bądź na bieżąco i subskrybuj nasz comiesięczny newsletter e-mail oraz NEWSFLASH i NEWSEXTRA. Dodatkowo dowiedz się z drukowanego ROCZNIKA, co dzieje się w świecie cleanroomów. A z naszego katalogu dowiesz się, kto jest EKSPERTEM w cleanroomie.

Piepenbrock Vaisala Hydroflex HJM