¿Año nuevo, trabajo nuevo? ¡Echa un vistazo a las ofertas! más ...
Vaisala MT-Messtechnik Berner International GmbH Pfennig Reinigungstechnik GmbH

cleanroom online


Todas las publicaciones de IMEC Belgium

Representación en 3D de la estructura del dispositivo A14 que muestra las 4 nanosheets apiladas con su enrutamiento local y el contacto metálico en la parte trasera. / 3D representation of the A14 device structure showing the 4 stacked nanosheets with its local routing and back side metal contact. Una matriz de celdas IGZO 4x4 2T0C, en la que los transistores de lectura/escritura (RTX/WTX) se encuentran en los niveles superior/inferior y cuentan con las conexiones correspondientes. / Una matriz de celdas IGZO 4x4 2T0C donde los transistores de lectura/escritura (RTX/WTX) están en los niveles superior/inferior con las conexiones correspondientes.
  • Electrónica ( obleas, semiconductores, microchips,...)

La introducción de los nuevos kits de diseño de proceso (PDKs) para A14 y DRAM integrados impulsa la investigación y la innovación en la aceleración de la lógica y el almacenamiento.

NanoIC completa su cartera de PDK con su primer PDK de lógica A14 y memoria eDRAM

El 02 de febrero de 2026, la línea piloto NanoIC, una iniciativa europea coordinada por imec para acelerar la innovación en tecnologías de chips con estructuras menores a 2 nm, anunció la publicación de dos nuevos kits de diseño de procesos (PDKs): un PDK de búsqueda de caminos A14 para la escalabil…

Fotos del sistema de óxido Veeco de 300 mm para MBE híbrido BTO en epitaxia de silicio. Imagen de la sección transversal obtenida mediante microscopía electrónica de transmisión de la heteroestructura BaTiO3/SrTiO3/Si(001) con ampliaciones mediante microscopía de alta resolución y microscopía de fuerza atómica en el recuadro.
  • Electrónica ( obleas, semiconductores, microchips,...)

Solución única para la epitaxia de titanato de bario en silicio para acelerar aplicaciones de datacom y computación cuántica

Veeco e imec desarrollan un proceso compatible con 300 mm para facilitar la integración de titanato de bario en la fotónica de silicio

Veeco Instruments Inc. (Nasdaq: VECO) y imec anunciaron que han desarrollado conjuntamente un proceso de 300 mm adecuado para la producción en masa, que permite la integración de Bario titanato (BaTiO3 o BTO) en una plataforma de fotónica de silicio. BTO es un material prometedor con propiedades ele…

La sala limpia de Imec forma la base para los PDKs de NanoIC, que se basan en procesos de 2 nm. (Imagen: Imec) / La sala limpia de Imec proporciona la base para los PDKs de NanoIC, basados en procesos de 2 nm. (Foto: Imec)
  • Taller / Curso

Actualización exhaustiva del Pathfinding N2 P-PDK de NanoIC que permite a investigadores y desarrolladores familiarizarse con arquitecturas completas de SoC y promover innovaciones.

NanoIC amplía su innovador N2-PDK con macros de memoria SRAM avanzadas

NanoIC-Pilotlinie, una de las iniciativas europeas coordinadas por imec para acelerar la innovación en tecnologías de chips más allá de 2 nm, anunció la publicación del N2 P-PDK v1.0, una actualización importante de su N2 Pathfinding Process Design Kit (P-PDK). Esta versión incluye varias funciones…

Figura 1 - (izquierda) Curvas de transferencia de dispositivos 2D-pFET con capas de WSe2 sintéticamente creadas y pasivadas con defectos, siendo el mejor dispositivo Imax = 690µA/µm; (derecha) Sección transversal por TEM del 2D-pFET finalizado con doble puerta (Lch=longitud del canal; TG=puerta superior; BG=puerta trasera; S=fuente; D=drenaje; IL=intercapas), en colaboración con TSMC. / Figura 1 – (Izquierda) Curvas de transferencia de dispositivos 2D-pFET usando películas de WSe2 de doble capa creadas sintéticamente y pasivadas con defectos, con el mejor dispositivo mostrando Imax = 690µA/µm; (derecha) Sección transversal por TEM del 2D-pFET con doble puerta finalizado (Lch=longitud del canal; TG=puerta superior; BG=puerta trasera; S=fuente; D=drenaje; IL=intercapas), en colaboración con TSMC. Figura 2 – (a) Grabado en seco en SiO2; (b) grabado en seco y húmedo que se detiene selectivamente en el canal de monolayer de WS2, también causando la eliminación lateral de la capa intermedia de AlOx a lo largo de toda la longitud del canal (en colaboración con Intel).
  • Electrónica ( obleas, semiconductores, microchips,...)

La colaboración con los principales fabricantes de semiconductores es crucial para optimizar los módulos clave para la integración de materiales 2D en componentes

Imec desarrolla la tecnología de bloques basada en materiales 2D para apoyar la hoja de ruta de la futura tecnología lógica

– En colaboración con los principales fabricantes de semiconductores, Imec abordó los principales desafíos en el desarrollo de la tecnología de componentes 2D, considerada como una opción a largo plazo para ampliar la hoja de ruta de la tecnología lógica.
– La colaboración con TSMC llevó a la creació…

Imec realiza trabajos pioneros en la fabricación de nanopores en estado sólido a escala de oblea (300 mm) con litografía EUV, como se muestra en la foto. © imec / Imec pioneros en la producción a escala de oblea completa (300 mm) de nanopores en estado sólido con litografía EUV, como se muestra en la foto. © imec Sección transversal y vista superior en TEM de la nanoporo de estado sólido fabricada, Sección transversal y vista superior en TEM de la nanoporo de estado sólido fabricada. / Cross-sectional and top-view TEM of the fabricated solid-state nanopore,
  • Electrónica ( obleas, semiconductores, microchips,...)

El avance permite aplicaciones de biosensores escalables y de alta precisión en las ciencias de la vida y en la tecnología médica

Imec demuestra por primera vez mediante litografía EUV la fabricación de nanoporas semiconductoras en escala de oblea

1. Imec ha logrado la primera fabricación exitosa de nanopores semiconductores a escala de oblea mediante litografía EUV en obleas de 300 mm. Esta innovación convierte la tecnología de nanopores de un concepto en laboratorio en una plataforma escalable para biosensores, genómica y proteómica.
2. Los…

El sala limpia de Imec sienta las bases para los PDKs de NanoIC, basados en procesos de 2 nm. / El sala limpia de Imec proporciona la base para los PDKs de NanoIC, basados en procesos de 2 nm.
  • Taller / Curso

Actualización exhaustiva del Pathfinding N2 P-PDK de NanoIC que permite a investigadores y desarrolladores familiarizarse con arquitecturas completas de SoC y promover innovaciones.

NanoIC amplía su innovador N2-PDK con macros de memoria SRAM avanzados

Esta semana, la línea de producción NanoIC-Pilotlinie, una iniciativa europea coordinada por imec para acelerar la innovación en tecnologías de chips más allá de 2 nm, anuncia en SEMICON Europe la publicación del N2 P-PDK v1.0, una actualización importante de su Kit de Diseño de Procesos de Búsqueda…

Enlaces: actual CEO, Luc Van den hove, a la izquierda: CEO de imec a partir del 1 de abril de 2026, Patrick Vandenameele. / Izquierda: actual CEO, Luc Van den hove, Derecha: CEO de imec a partir del 1 de abril de 2026, Patrick Vandenameele. CEO de imec a partir del 1 de abril de 2026, Patrick Vandenameele.
  • Empresa

Imec garantiza una sucesión sin problemas y continuidad estratégica

Cambio de liderazgo en imec: Luc Van den hove será el presidente, Patrick Vandenameele le seguirá como CEO de imec

El consejo de administración de imec, un centro de investigación e innovación líder mundial en nanoelectrónica y tecnologías digitales, ha nombrado a Patrick Vandenameele como próximo Director Ejecutivo. Con efecto a partir del 1 de abril de 2026, sucederá al actual CEO Luc Van den hove, quien asumi…

Representantes de los doce miembros del consorcio se reunieron en el Laboratorio Internacional de Nanotecnología Ibérico en Braga, Portugal.
  • Electrónica ( obleas, semiconductores, microchips,...)

El consorcio permite a las startups europeas, pequeñas y medianas empresas, así como a organizaciones de investigación en el campo de la fabricación de semiconductores, acceder a infraestructura de diseño, capacitación y capital.

Imec coordina la Plataforma de Diseño de Chips de la UE

Dentro del marco del European Chips Act, se seleccionó un consorcio de 12 socios europeos bajo la coordinación de imec para desarrollar la Plataforma de Diseño de Chips de la UE. La plataforma, financiada por Chips JU (European Joint Undertaking for Semiconductor Research and Innovation), facilitará…

Figura 1 – Imágenes SEM de arriba hacia abajo de meandros (izquierda) y horquillas (derecha) con un paso de 20 nm después de la transferencia del patrón a una máscara dura de TiN. / Figure 1 - Top-down SEM pictures of 20nm pitch meanders (left) and forks (right) after pattern transfer into TiN hard mask. Figura 2 – Imagen TEM de hilos metallizados con un paso de 20 nm después de un proceso de pulido químico-mecánico (CMP). / Figure 2 - TEM picture of metallized 20nm pitch wires after a chemical mechanical polishing (CMP) step.
  • Electrónica ( obleas, semiconductores, microchips,...)

Las primeras pruebas eléctricas con un paso de 20 nm representan otro hito en la validación del ecosistema de patrónización con luz ultravioleta extrema (EUV) de alta NA

Imec evalúa la capacidad de rendimiento eléctrico de las líneas metálicas con un paso de 20 nm, fabricadas mediante patrón único EUV de alta NA

Esta semana, imec, un centro de investigación e innovación líder mundial en nanoelectrónica y tecnologías digitales, presenta en SPIE Advanced Lithography + Patterning los primeros resultados de las pruebas eléctricas (e-test), obtenidos con estructuras conductoras metálicas con un paso de 20 nm, es…

Mejor informado: Con el ANUARIO, BOLETÍN, NEWSFLASH, NEWSEXTRA y el DIRECTORIO DE EXPERTOS

Manténgase al día y suscríbase a nuestro BOLETÍN mensual por correo electrónico y al NEWSFLASH y NEWSEXTRA. Obtenga más información sobre el mundo de las salas limpias con nuestro ANUARIO impreso. Y descubra quiénes son los expertos en salas limpias en nuestro directorio.

Systec & Solutions GmbH Hydroflex PMS HJM