Imec demuestra componentes monolíticos funcionales de CFET con contactos inferiores y superiores apilados

Figura 1 – Dispositivos CMOS CFET con MDI y contactos estructurados apilados en la parte frontal (TC = contacto superior; TJ = unión superior; BC = contacto inferior; BJ = unión inferior). Se muestran cortes transversales de MEV a lo largo (izquierda) y transversalmente (derecha) al BC/TC.

Figura 2 – Curvas Id/Vg para nFET y pFET con contactos apilados en la parte frontal.

Figura 3 - Imagen SEM que muestra los contactos inferiores formados en la parte trasera del oblea y posicionados con precisión sobre la unión inferior formada en la parte frontal (BDI = aislamiento dieléctrico inferior).

Esta semana, imec, un centro de investigación e innovación líder mundial en nanoelectrónica y tecnologías digitales, presenta en el Symposium IEEE 2024 sobre tecnología y circuitos VLSI (2024 VLSI) componentes CMOS-CFET funcionales eléctricamente por primera vez, con contactos de fuente/drenaje apilados en la parte superior e inferior. Aunque los resultados se lograron con ambos contactos en la parte frontal, imec también demuestra que es posible trasladar la formación del contacto inferior a la parte trasera del obleas, aumentando así la probabilidad de "sobrevivencia" del componente superior del 11% al 79%.

La hoja de ruta de tecnología lógica de Imec contempla la introducción de FETs complementarios (CFETs) en arquitecturas de componentes de nodo A7. En combinación con técnicas avanzadas de enrutamiento, los CFETs prometen reducir la altura de las celdas estándar de 5T a 4T e incluso menos, sin que esto afecte el rendimiento. Entre los diferentes enfoques para integrar estructuras verticales apiladas de n y pMOS, la integración monolítica se considera el enfoque menos disruptivo en comparación con los procesos existentes basados en nanosheets.

En el Symposium VLSI 2024, imec demostrará por primera vez bloques funcionales monolíticos CMOS-CFET con contactos superiores e inferiores dispuestos uno sobre otro. Los CFETs se integraron con una longitud de puerta de 18 nm, una separación de puerta de 60 nm y una distancia vertical de 50 nm entre los componentes n y p. La funcionalidad eléctrica se demostró en una placa de prueba con componentes nFET y pFET que utilizan una puerta común y cuyos contactos superior e inferior están conectados desde la parte frontal.

El proceso propuesto incluye dos módulos específicos para CFET: la aislamiento dieléctrico medio (MDI) y los contactos apilados superiores e inferiores.

El MDI es un módulo desarrollado por imec para aislar la puerta superior e inferior y distinguir los ajustes de voltaje de umbral entre los componentes n y p. El módulo MDI se basa en una modificación del apilamiento activo de múltiples capas de Si/SiGe de los CFETs y permite la co-integración del espaciador interno, una propiedad específica de los nanosheets que aísla la puerta de la fuente/drenaje. Naoto Horiguchi, director de tecnología CMOS en imec, comenta: "Hemos logrado los mejores resultados en control de proceso con un enfoque MDI-First, es decir, antes de la reconstrucción de la fuente/drenaje, que es el paso en el que los nanosheets y el MDI se dividen para acceder a los lados del canal y comenzar la epi de fuente/drenaje. Un innovador método de recesión de fuente/drenaje con 'encapsulado in situ' permite el enfoque MDI-First, protegiendo la máscara dura de la puerta y el espaciador durante la recesión de fuente/drenaje."

Un segundo módulo crítico es el diseño de los contactos apilados de fuente/drenaje "inferior" y "superior", separados verticalmente mediante un aislamiento dieléctrico. Los pasos clave son rellenar el contacto inferior con metal, retirar el material y posteriormente rellenar con dieléctrico y volver a retirar, todo en el mismo espacio reducido disponible para la pila MDI.

Naoto Horiguchi afirma: "Al desarrollar los contactos inferiores desde la parte frontal, nos encontramos con varios obstáculos que afectan la resistencia de contacto en la parte inferior y limitan la ventana de proceso para la formación de los componentes de fuente/drenaje en la parte superior. En el VLSI 2024, mostraremos que es posible trasladar la formación de los contactos inferiores a la parte trasera del oblea, a pesar de los pasos adicionales en el proceso relacionados con la unión de obleas y el afinamiento. La 'tasa de supervivencia' de los dispositivos superiores aumentó del 11% al 79%, lo que hace que la formación del contacto inferior en la parte trasera sea una opción atractiva para la industria. Actualmente, se están investigando las mejores rutas para optimizar la formación de contactos."