Imec bemutatja a Die-to-Wafer hibrid kötést egy 2 µm-es Cu-interconnect pad-távolsággal

Ábra 1 - SEM-szekciókép egy die-to-wafer hibrid kötött tesztberendezésről, 2 µm-es kötőpad-távolsággal. / Figure 1 – Cross-section SEM image of a die-to-wafer hybrid bonded test vehicle with 2µm bond pad pitch.

Ábra 2 - A) Egy optikailag összekapcsolt több-XPU számítógéprendszer vízszintű látomása; és B) bemutatott tesztrendszer, amely PIC-darabokból áll, beágyazott SiN-hullámvezetőkkel (WG) és evaneszcens kötéssel, amelyek egy alsó PIC-viasszal vannak összekötve, kiegészítő SiN evaneszcens kötéssel.

Ebben a héten az imec, egy világszerte vezető kutatási és innovációs központ a nanoelektronika és digitális technológiák területén, bemutatja az IEEE Electronic Components and Technology Conference (ECTC) 2024-en egy Cu-hoz-Cu-hoz és SiCN-hez-SiCN-hez Die-to-Wafer kötési folyamatot, amely mindössze 2µm-es Cu-bondpad távolságot eredményez, kevesebb, mint 350 nm-es Die-to-Wafer átfedési hibával, és jó elektromos hozammal. Az ilyen finom szemcsézettségű Die-to-Wafer kapcsolatok utat nyitnak a logika/memória a logikán, illetve memória-memória alkalmazások számára. Hosszú távon a Die-to-Wafer kötés lehetővé teszi optikai kapcsolatok kialakítását is a die- és wafer-szinten – amire az imec az ECTC2024-en bemutatott egy első Proof of Concept-et.

Az imec egy olyan folyamatot fejleszt, amely a közvetlen Die-to-Wafer hibrid kötést teszi lehetővé interconnect pad távolságokkal, amelyek jelentősen 10µm alatt, egészen 1µm-ig terjednek. A célok elérése érdekében az imec jelentősen javította folyamatát, különösen az ultratiszta felületek biztosításával a feldolgozás, a chip-ek szétválasztása és az összeszerelés során, valamint a magas átviteli sebesség fenntartásával minden folyamatlépés során. Ez vezetett egy első demonstrációhoz, ahol egy Cu-bondpadet alkalmaztak, amelynek pitch-e mindössze 2µm-re skálázódott.

A hibrid kötéshez nagyon magas színvonalú felület-előkészítés szükséges, hogy sima felületeket érjünk el, minimális Cu-pad mélyedéssel (<2,5 nm), ami a Cu/SiCN felületek kémiai-mechanikai polírozásának (CMP) gondos optimalizálását igényli. Ezek a tulajdonságok meg kell, hogy maradjanak a wafer szétválasztásánál és a chip-ek elhelyezésénél a waferen. Annak érdekében, hogy kiváló minőségű chip szétválasztást érjünk el részecskék és a Cu/SiCN felületre gyakorolt hatások nélkül, bevezettünk egy plazma-dicing folyamatot. A pad távolság skálázásában döntő fontosságú egy gyors, de rendkívül pontos pick-and-place lépés. A die feldolgozása és a magas precizitású pick-and-place lépés eredményeként kevesebb, mint 350 nm-es Die-to-Wafer átfedési hibákat értünk el. Az összeszerelési folyamat lehetővé tette a Cu-bondpadek alkalmazását 2µm-es rácsban jó elektromos hozammal: Kelvin e-yield >85% és Daisy Chain e-yield >70%.

Eric Beyne, az imec Senior Fellowje, az R&D és a 3D rendszerintegrációs programigazgatója így nyilatkozott: „A kapcsolat távolságát illetően, a Die-to-Wafer hibrid kötés most képes áthidalni a különbséget a forróbump alapú Die-to-Wafer kötés (amely valószínűleg 10 és 5µm közötti bump pitch-nél fog megállni) és a wafer-to-wafer hibrid kötés között (amely lehetővé teszi a jelentősen 1µm alatti kapcsolódásokat, egészen 400 nm-es pitch-ig – ahogy az az imec által az IEDM 2023-on bemutatott, és a jövőben akár 200 nm-es pitch-ig is). Azt mondhatjuk, hogy a Die-to-Wafer kötés előnye, hogy csak ismerten jó die-eket lehet egymásra helyezni (ami magasabb kapcsolódási hozamot eredményez), és különböző méretű die-eket lehet összekapcsolni. A jövőbeni fejlesztéseink tovább fogják csökkenteni a kapcsolat távolságát, közelebb a 1µm-hez. Ezzel a fejlesztéssel a Die-to-Wafer kötés elérheti a memória/logika-on-logika és memória-on-memória stackelés területeit.”

Ezen túlmenően, a magas precizitású Die-to-Wafer kötési folyamatok fontos feltételek az optikai kapcsolatok kialakításához a wafer szinten – az imec hosszú távú víziója szerint nagy sávszélességű és alacsony energiafogyasztású kapcsolatok kialakítása több számítógépes chip (xPU-k) és nagy sávszélességű memória (HBM) között AI/ML klaszterekben. Egy költséghatékony és jövedelmező megközelítés az optikai kapcsolat felosztása egy passzív optikai kapcsolatot biztosító waferre, amely hosszú távú vezetékeket és passzív optikai funkciókat tartalmaz, valamint aktív fotonikus IC (PIC) die-ekre (modulátorokkal és fotodetektorokkal) – amelyek ismét elektromos IC-kkel (XPU vagy HBM) kapcsolódnak össze. Joris Van Campenhout, az imec Fellowje és F&E programigazgatója így nyilatkozott: „Első Proof-of-Concept-ként lehetővé tettük egy alacsony veszteségű optikai összeköttetést a PIC die-ek és egy 300 mm-es aljázott wafer között optikai kapcsolattal – egy (kollektív) SiCN dielekktrikum alapú Die-to-Wafer összeszerelési folyamat alkalmazásával. A precíz Die-to-Wafer igazításnak köszönhetően alacsony, 0,5 dB alatti optikai csatolási veszteségeket értünk el. A következő lépésekben bővíteni fogjuk az összeszerelési folyamatunkat – például azzal, hogy Cu-hoz-Cu kapcsolódásokat is kínálunk a Die-to-Wafer stack teljes hosszában.”