Imec předvádí hybridní spojování Die-to-Wafer s roztečí Cu-interkonektoru 2 µm

Obrázek 1 - SEM-řezové snímky hybridně lepeného zkušebního zařízení die-to-wafer s roztečí spojovacích kontaktů 2 µm. / Obrázek 1 – Řezové SEM snímky hybridně lepeného zkušebního zařízení die-to-wafer s roztečí spojovacích kontaktů 2 µm.

Obrázek 2 - A) Vize pro opticky propojený více-XPU výpočetní systém na úrovni waferu; a B) demonstrovaný testovací systém sestávající z PIC čipů s vestavěnými SiN vlnovody (WG) a evanescenčními spojkami, které jsou spojeny s dolním PIC waferem s komplementárními SiN evanescenčními spojkami.

Tento týden představuje imec, celosvětově přední výzkumné a inovační centrum pro nanoelektroniku a digitální technologie, na konferenci IEEE Electronic Components and Technology Conference (ECTC) 2024 proces Cu-na-Cu a SiCN-na-SiCN, který umožňuje spojení Die na wafer s rozestupem pouze 2 µm při <350nm Die-to-Wafer přesnosti překrytí a dosahuje dobré elektrické výtěžnosti. Takové jemné spojení Die na wafer otevírá cestu pro aplikace Logic/Memory-on-Logic a Memory-on-Memory. Dlouhodobě bude spojování Die na wafer také umožňovat optické připojení na úrovni Die a waferu – čehož na ECTC2024 ukázalo imec první důkaz konceptu.

Imec vyvíjí proces přímého hybridního spojování Die na wafer s rozestupy interconnect padů výrazně pod 10 µm, až po 1 µm. Aby toho dosáhl, výrazně zlepšil svůj proces, zejména zajištěním ultraclean povrchů během zpracování, separace čipů a jejich osazování, a udržováním vysoké propustnosti během všech kroků procesu. To vedlo k první demonstraci s Cu-bondovým padem, jehož rozestup byl zmenšen na pouhých 2 µm.

Hybridní spojování vyžaduje vysoce kvalitní přípravu povrchu, aby byly dosaženy hladké povrchy s minimální hloubkou Cu-padu (<2,5 nm), což vyžaduje pečlivou optimalizaci chemicko-mechanického leštění (CMP) povrchu Cu/SiCN. Tyto vlastnosti musí být zachovány při separaci waferu a umísťování čipů na wafer. Pro dosažení vysoce kvalitního separování čipů bez částic a vlivů na povrch Cu/SiCN byl zaveden plasma-dicingový proces. Klíčové pro škálování rozestupu padů je rychlý, ale vysoce přesný krok Pick-and-Place. Zpracování die spolu s vysoce přesným krokem Pick-and-Place vedlo k <350 nm chybám překrytí Die na waferu. Proces osazování umožnil Cu-bondové pady v rastru 2 µm s dobrou elektrickou výtěžností: Kelvin e-yield >85 % a Daisy Chain e-yield >70 %.

Eric Beyne, seniorní spolupracovník, viceprezident R&D a programový ředitel 3D systémové integrace ve společnosti imec, řekl: "Pokud jde o rozestup spojení, může hybridní spojování Die na wafer nyní uzavřít mezeru mezi litbasičtým spojováním Die na wafer (které pravděpodobně stagnuje při rozestupech bumpů 10 až 5 µm) a spojováním wafer na wafer (které umožňuje spojení výrazně pod 1 µm, až po rozestupy 400 nm – jak bylo představeno na IEDM 2023 – a možná v budoucnu až 200 nm). Ve srovnání s tím nabízí spojování Die na wafer výhodu, že jsou vrstveny pouze známé dobré die (což vede k vyšší výtěžnosti spojení) a že je možné spojovat die různých velikostí. Budoucí vylepšení našeho procesu posunou rozestup spojení dále směrem k 1 µm. S tímto vývojem může spojování Die na wafer proniknout do oblasti stackingu Memory/Logic-on-Logic a Memory-on-Memory."

Kromě toho jsou vysoce přesné procesy spojování Die na wafer důležitým předpokladem pro optická spojení na úrovni waferu – dlouhodobou vizí imec jsou vysokorychlostní spojení s nízkou spotřebou energie mezi několika počítačovými čipy (xPUs) a vysokorychlostní pamětí (HBM) v AI/ML clusterech. Atraktivní přístup z hlediska nákladů a výnosů je rozdělení optického spojení na pasivní optický spojovací wafer s dlouhým dosahem a pasivní optické funkce a aktivní fotonické IC (PIC) die (s moduly a fotodetektory), které jsou opět propojeny s elektrickým IC (XPU nebo HBM). Joris Van Campenhout, spolupracovník a ředitel výzkumu a vývoje ve společnosti imec, vysvětlil: "Jako první důkaz konceptu jsme umožnili nízkovýkonnou optickou vazbu mezi PIC die a 300mm spodním waferem s optickým spojením – za použití kolektivního procesu montáže Die na wafer založeného na SiCN dielektriku. Díky přesnému zarovnání Die na waferu bylo možné dosáhnout nízkých ztrát při optickém spojení pod 0,5 dB. V dalších krocích rozšíříme náš proces montáže – například zavedením Cu-na-Cu spojení v celém stacku Die na wafer."