Imec demonstreert Die-to-Wafer-hybride bonding met een Cu-interconnect-padafstand van 2µm

Afbeelding 1 - SEM-doorlichting van een die-to-wafer hybride gebonden testobject met een bondingpadafstand van 2 µm.

Figuur 2 - A) Visie voor een op waferniveau verbonden multi-XPU-rechtersysteem op waferebene; en B) gedemonstreerd testsysteem bestaande uit PIC-chips met ingebedde SiN-geleiders (WG) en evanescente koppelaars, verbonden met een onderliggende PIC-wafel met complementaire SiN-evanescente koppelaars.

Deze week presenteert imec, een wereldwijd toonaangevend onderzoeks- en innovatiecentrum voor nano-elektronica en digitale technologieën, op de IEEE Electronic Components and Technology Conference (ECTC) 2024 een Cu-naar-Cu- en SiCN-naar-SiCN-Die-to-Wafer-Bonding-proces, dat leidt tot een Cu-Bondpadafstand van slechts 2µm bij <350nm Die-to-Wafer-overlapfouten en een goede elektrische opbrengst. Dergelijke fijnkorrelige Die-to-Wafer-verbindingen banen de weg voor Logic/Memory-on-Logic- en Memory-on-Memory-toepassingen. Op de lange termijn zal het Die-to-Wafer-bonding ook optische verbindingen op die- en waferniveau mogelijk maken - waarvoor imec op de ECTC2024 een eerste proof of concept heeft getoond.

Imec ontwikkelt een proces voor het directe Die-to-Wafer-hybride binden bij interconnectpad-afstanden aanzienlijk onder de 10µm, tot 1µm. Om deze doelen te bereiken, heeft Imec zijn proces aanzienlijk verbeterd, onder andere door het waarborgen van ultrareine oppervlakken tijdens de verwerking, het scheiden van de chips en de montage, en door het handhaven van een hoge doorvoer tijdens alle processtappen. Dit heeft geleid tot een eerste demonstratie met een Cu-Bondpad, waarvan de pitch is geschaald tot slechts 2µm.

Het hybride binden vereist een zeer hoogwaardige oppervlaktevoorbereiding om gladde oppervlakken te verkrijgen met een minimale Cu-pad-vertiefing (<2,5nm), wat een zorgvuldige optimalisatie van chemisch-mechanisch polijsten (CMP) van de Cu/SiCN-oppervlakken vereist. Deze eigenschappen moeten behouden blijven tijdens het scheiden van de wafers en het plaatsen van de chips op de wafer. Om een kwalitatief hoogwaardige scheiding van de chips zonder deeltjes en zonder impact op de Cu/SiCN-oppervlakken te bereiken, is een plasma-dicingproces geïntroduceerd. Cruciaal voor het opschalen van de padafstand is een snelle maar uiterst precieze pick-and-place-stap. De verwerking van de die samen met een uiterst precieze pick-and-place-stap leidde tot <350nm Die-to-Wafer-overlapfouten. De montageprocedure maakte Cu-Bondpads in een raster van 2µm mogelijk met een goede elektrische opbrengst: Kelvin e-yield >85% en Daisy Chain e-yield >70%.

Eric Beyne, Senior Fellow, VP R&D en Programmadirecteur 3D System Integration bij imec, zei: "Wat de afstand tussen de verbindingen betreft, kan het Die-to-Wafer-hybride binden nu de kloof overbruggen tussen het lobbasedeerde Die-to-Wafer-binden (dat waarschijnlijk stagneert bij een bump pitch van 10 tot 5µm) en het wafer-to-wafer-hybride binden (dat verbindingen mogelijk maakt onder de 1µm, tot zelfs 400nm pitch - zoals door imec gepresenteerd op IEDM 2023 - en mogelijk in de toekomst tot 200nm pitch). In vergelijking met laatstgenoemde biedt het Die-to-Wafer-binden het voordeel dat alleen bekende goede dies worden gestapeld (wat leidt tot een hogere opbrengst van verbindingen) en dat dies van verschillende grootte kunnen worden verbonden. Toekomstige verbeteringen van ons proces zullen de afstand tussen de verbindingen verder verkleinen richting 1µm. Met deze ontwikkeling kan het Die-to-Wafer-binden zich verder ontwikkelen in het gebied van Memory/Logic-on-Logic- en Memory-on-Memory-stacking."

Bovendien zijn uiterst precieze Die-to-Wafer-bindingprocessen een belangrijke voorwaarde voor optische verbindingen op waferniveau - de langetermijnvisie van imec voor verbindingen met hoge bandbreedte en laag stroomverbruik tussen meerdere computerchips (xPUs) en hoge-bandbreedtegeheugen (HBM) in AI/ML-clusters. Een kosten- en opbrengstvriendelijke aanpak is het opsplitsen van de optische verbinding in een passieve optische verbindingswafer met long-range-routing-waveguides en passieve optische functies, en actieve fotonische IC (PIC)-dies (met modulators en fotodetectors) - die op hun beurt worden verbonden met een elektrisch IC (XPU of HBM). Joris Van Campenhout, Fellow en R&D-programmadirecteur bij imec, legde uit: "Als eerste proof-of-concept hebben we een verliesarme optische koppeling mogelijk gemaakt tussen PIC-dies en een 300-mm onderwafer met optische verbinding, gebruikmakend van een (collectief) SiCN-dielektricum-gebaseerd Die-to-Wafer-montageproces. Dankzij de precieze uitlijning van de die konden lage optische koppellosses van minder dan 0,5 dB worden bereikt. In de volgende stappen zullen we onze montageprocedure uitbreiden - bijvoorbeeld door ook Cu-naar-Cu-verbindingen aan te bieden in de gehele Die-to-Wafer-stack."