Imec bemutat funkcionális monolitikus CFET-építőelemeket egymásra rakott alsó és felső érintkezőkkel

Ábra 1 - CMOS-CFET-alkatrészek MDI-vel és egymásra rakott elülső mintázott érintkezőkkel (TC = felső érintkező; TJ = felső átmenet; BC = alsó érintkező; BJ = alsó átmenet). SEM-metsszögeket mutatnak hosszában (balra) és keresztben (jobbra) a BC/TC-hez képest. / Figure 1 – CMOS CFET eszközök MDI-vel és egymásra rakott elülső mintázott érintkezőkkel (TC = felső érintkező; TJ = felső átmenet; BC = alsó érintkező; BJ = alsó átmenet). SEM keresztmetszetek láthatók hosszanti (bal) és keresztirányú (jobb) irányban a BC/TC mentén.

Ábra 2 - Id/Vg görbék nFET és pFET esetén elülső oldali mintázott halmozott érintkezőkkel. / Figure 2 – Id/Vg görbék nFET és pFET esetén elülső oldali mintázott halmozott érintkezőkkel.

Ábra 3 - REM felvétel az alsó érintkezőkről, amelyek a lapka hátoldalán alakultak ki, és pontosan a frontoldali alsó átmenet fölött helyezkednek el (BDI = alsó dielektromos szigetelés). / Figure 3 – SEM kép az alsó érintkezőkről, amelyek a lapka hátoldalán alakultak ki, és pontosan a frontoldali alsó átmenet fölött helyezkednek el (BDI = alsó dielektromos szigetelés).

Ebben a hétben az imec, egy világszerte vezető kutatási és innovációs központ a nanoelektronikában és digitális technológiákban, bemutatja az IEEE 2024 VLSI szimpóziumán először elektromosan működőképes CMOS-CFET komponenseket, amelyek egymásra rakott alsó és felső Source/Drain csatlakozókkal rendelkeznek. Míg az eredményeket mindkét csatlakozóval elérték az elülső oldalon, az imec azt is bizonyítja, hogy lehetséges az alsó csatlakozó képzését a wafer hátoldalára helyezni, így növelve a felső alkatrész "túlélési" valószínűségét 11%-ról 79%-ra.

Az Imec logikai technológiai útitervében szerepel a komplementer FET-ek (CFET-ek) bevezetése az A7-es csomópontú eszközarchitektúrákban. Korszerű útválasztási technikákkal kombinálva a CFET-ek ígéretesek a standard cella nyomvonalak magasságának csökkentésében 5T-ről 4T-re, vagy akár kevesebbre, anélkül, hogy a teljesítmény csorbulna. A vertikálisan egymásra rakott n- és p-MOS szerkezetek integrációjára számos megközelítés létezik, ezek közül a monolitikus integráció a legkevésbé zavaró módszer a meglévő nanosheet típusú folyamatokhoz képest.

A VLSI szimpózium 2024-en az imec elsőként mutat be működőképes monolitikus CMOS-CFET egységeket, amelyek egymás fölött helyezkednek el felső és alsó csatlakozóikkal. A CFET-eket 18 nm-es kapu hosszúsággal, 60 nm-es kapu távolsággal és 50 nm-es vertikális távolsággal integrálták az n- és p-alkatrészek között. Az elektromos funkcionalitást egy olyan próbatestnél mutatták be, amely nFET és pFET elemeket tartalmaz, közös kapuval, és felső és alsó csatlakozóikkal a front felől összekötve.

A javasolt folyamatmenet két CFET-specifikus modult foglal magában: a középső dielektromos szigetelést (MDI) és az egymásra rakott alsó és felső csatlakozókat.

Az MDI egy, az imec által kifejlesztett modul, amely az felső és alsó kapuk szigetelésére szolgál, valamint megkülönbözteti az n- és p-alkatrészek közötti küszöb feszültség beállításokat. Az MDI-modul az aktív több rétegű Si/SiGe halom módosításán alapul a CFET-ekben, és lehetővé teszi a belső spacer - egy nanosheet-specifikus tulajdonság, amely izolálja a gate-et a Source/Drain-től - együttes integrációját. Naoto Horiguchi, az imec CMOS-technológiai igazgatója szerint: "A legjobb eredményeket a folyamatirányításban az MDI-első megközelítéssel értük el, azaz a Source/Drain rekonstrukciója előtt - ez a lépés, amikor a nanosheet-eket és az MDI-t 'felosztják', hogy hozzáférjenek a csatorna oldalaihoz, és elindítsák a Source/Drain epitaxist. Egy innovatív Source/Drain recessz eljárás 'In-Situ-Capping'-gel lehetővé teszi az MDI-first megközelítést, mivel védi a gate-hardmaskot/gate-spacert a Source/Drain recessz során."

Egy másik kritikus modul a vertikálisan egymásra rakott Source/Drain "Alsó" és "Felső" csatlakozóinak kialakítása, amelyeket dielektromos szigetelés választ el egymástól. A legfontosabb lépések közé tartozik az alsó csatlakozó fémmel való töltése, majd visszaszívása, ezt követően dielektromos anyaggal való feltöltés és ismételt visszaszívás - mindez ugyanabban a szűk térben, amely az MDI-Stack rendelkezésre áll.

Naoto Horiguchi: "Az alsó csatlakozók elülső oldalról történő fejlesztése során számos akadállyal szembesültünk, amelyek befolyásolják az alsó oldal kontaktus ellenállását, és korlátozzák a folyamat ablakát a felső oldal Source/Drain alkatrészeinek kialakítására. A 2024-es VLSI keretében bemutatjuk, hogy lehetséges az alsó csatlakozók képzését a wafer hátoldalára helyezni, még akkor is, ha további folyamatlépések szükségesek a wafer kötése és az vékonyítás során. A felső eszközök 'túlélési aránya' 11%-ról 79%-ra nőtt, ami miatt az alsó csatlakozó képzése a hátoldalon vonzó lehetőséggé válik az ipar számára. Jelenleg kutatások folynak a legoptimálisabb út megtalálására a kontaktus képzéséhez."