Nový rok, nová práce? Podívejte se na nabídky! více ...
Vaisala C-Tec ClearClean HJM



  • Elektronika (wafer, polovodiče, mikročipy,...)
  • Přeloženo pomocí AI

Imec předvádí funkční monolitické CFET prvky s vrstvenými spodními a horními kontakty


Obrázek 1 - CMOS-CFET prvky s MDI a vrstvenými strukturovanými kontakty na přední straně (TC = horní kontakt; TJ = horní přechod; BC = spodní kontakt; BJ = spodní přechod). Zobrazeny jsou SEM řezy podél (vlevo) a napříč (vpravo) BC/TC. / Figure 1 – CMOS CFET devices with MDI and stacked frontside patterned contacts (TC = top contact; TJ = top junction; BC = bottom contact; BJ = bottom junction). SEM cross sections are shown along (left) and across (right) the BC/TC.
Obrázek 1 - CMOS-CFET prvky s MDI a vrstvenými strukturovanými kontakty na přední straně (TC = horní kontakt; TJ = horní přechod; BC = spodní kontakt; BJ = spodní přechod). Zobrazeny jsou SEM řezy podél (vlevo) a napříč (vpravo) BC/TC. / Figure 1 – CMOS CFET devices with MDI and stacked frontside patterned contacts (TC = top contact; TJ = top junction; BC = bottom contact; BJ = bottom junction). SEM cross sections are shown along (left) and across (right) the BC/TC.
Obrázek 2 – Id/Vg křivky pro nFET a pFET s vrchními kontakty na přední straně. / Figure 2 – Id/Vg curves for nFET and pFET with frontside patterned stacked contacts.
Obrázek 2 – Id/Vg křivky pro nFET a pFET s vrchními kontakty na přední straně. / Figure 2 – Id/Vg curves for nFET and pFET with frontside patterned stacked contacts.
Obrázek 3 - SEM snímek ukazující spodní kontakty vytvořené na zadní straně waferu a přesně umístěné nad spodní spojkou vytvořenou na přední straně (BDI = spodní dielektrická izolace). / Obrázek 3 – SEM obrázek ukazující spodní kontakty vytvořené na zadní straně waferu a přesně umístěné nad spodní spojkou vytvořenou na přední straně (BDI = spodní dielektrická izolace).
Obrázek 3 - SEM snímek ukazující spodní kontakty vytvořené na zadní straně waferu a přesně umístěné nad spodní spojkou vytvořenou na přední straně (BDI = spodní dielektrická izolace). / Obrázek 3 – SEM obrázek ukazující spodní kontakty vytvořené na zadní straně waferu a přesně umístěné nad spodní spojkou vytvořenou na přední straně (BDI = spodní dielektrická izolace).

Tento týden představuje imec, celosvětově přední výzkumné a inovační centrum pro nanoelektroniku a digitální technologie, na symposium IEEE 2024 o VLSI technologii a obvodech (2024 VLSI) poprvé elektricky funkční CMOS-CFET komponenty s vrstvenými spodními a horními kontakty Source/Drain. Zatímco výsledky byly dosaženy s oběma kontakty na přední straně, imec také dokazuje, že je možné přesunout tvorbu spodního kontaktu na zadní stranu waferu a tím zvýšit pravděpodobnost "přežití" horního zařízení z 11 % na 79 %.

Logická technologická roadmapa od Imec předpokládá zavedení komplementárních FETů (CFETs) v architekturách součástek A7-nodu. Ve spojení s pokročilými technikami routování slibují CFETs snížení výšky standardních buněčných stop od 5T na 4T a ještě méně, aniž by to ovlivnilo výkon. Mezi různými přístupy k integraci vertikálně vrstvených n- a p-MOS struktur je monolitická integrace považována za nejméně narušující přístup ve srovnání se stávajícími nanosheetovými procesními postupy.

Na symposium VLSI 2024 demonstruje imec poprvé funkční monolitické CMOS-CFET bloky s překrývajícími se horními a spodními kontakty. CFETy byly integrovány s délkou brány 18 nm, vzdáleností brány 60 nm a vertikální vzdáleností 50 nm mezi n- a p-součástkami. Elektrická funkčnost byla demonstrována na testovacím zařízení s nFET a pFET prvky, které sdílejí společnou bránu a jejichž horní a spodní kontakty jsou spojeny z přední strany.

Návrh procesu zahrnuje dva specifické moduly CFET: střední dielektrickou izolaci (MDI) a vrstvené spodní a horní kontakty.

MDI je modul vyvinutý společností imec pro izolaci horní a spodní brány a pro rozlišení nastavení prahového napětí mezi n- a p-součástkami. Modul MDI je založen na modifikaci "aktivního" vícevrstvého Si/SiGe vrstvení CFETů a umožňuje ko-integraci vnitřního spaceru – specifické vlastnosti nanosheetu, která izoluje bránu od Source/Drain. Naoto Horiguchi, ředitel CMOS technologie ve společnosti imec: "Dosáhli jsme nejlepších výsledků v oblasti kontroly procesu s přístupem MDI-First, tj. před rekonstrukcí Source/Drain – krokem, při kterém jsou nanosheety a MDI 'rozštěpeny', aby se získal přístup ke stranám kanálu a zahájila se epi vrstvení Source/Drain. Inovativní metoda recessu Source/Drain s 'In-Situ-Capping' umožňuje MDI-first tím, že chrání bránovou tvrdou masku/spacer během recessu Source/Drain."

Druhý klíčový modul je návrh vrstvených kontaktů Source/Drain "Bottom" a "Top", které jsou vertikálně odděleny dielektrickou izolací. Hlavní kroky zahrnují naplnění spodního kontaktu kovem, jeho zmenšení a následné naplnění dielektrikem a opětovné zmenšení – vše ve stejném úzkém prostoru určeném pro MDI stack.

Naoto Horiguchi: "Při vývoji spodních kontaktů z přední strany jsme narazili na několik překážek, které ovlivňují odpor kontaktu na spodní straně a omezují procesní okno pro tvorbu Source/Drain prvků na horní straně. V rámci VLSI 2024 ukazujeme, že je možné přesunout tvorbu spodních kontaktů na zadní stranu waferu, i přes dodatečné procesní kroky spojené s bondováním waferu a ztenčováním. 'Míra přežití' horních zařízení vzrostla z 11 % na 79 %, což činí tvorbu spodního kontaktu na zadní straně atraktivní možností pro průmysl. V současnosti probíhají výzkumy za účelem nalezení optimální cesty pro tvorbu kontaktů."


IMEC Belgium
3001 Leuven
Belgie


Lépe informováni: S ROČENKOU, NEWSLETTEREM, NEWSFLASH, NEWSEXTRA a ADRESÁŘEM ODBORNÍKŮ

Buďte aktuální a přihlaste se k odběru našeho měsíčního e-mailového NEWSLETTERU a NEWSFLASH a NEWSEXTRA. Získejte další informace o dění ve světě čistých prostorů s naší tištěnou ROČENKOU. A zjistěte, kdo jsou odborníci na čisté prostory, v našem adresáři.

Pfennig Reinigungstechnik GmbH Buchta Piepenbrock Systec & Solutions GmbH