Imec demonstreert functionele monolithische CFET-structuren met gestapelde onder- en bovencontacten

Abbildung 1 – CMOS-CFET-Bauelemente mit MDI und gestapelten strukturierten Kontakten auf der Vorderseite (TC = oberer Kontakt; TJ = oberer Übergang; BC = unterer Kontakt; BJ = unterer Übergang). Gezeigt werden REM-Querschnitte längs (links) und quer (rechts) zum BC/TC. / Figure 1 – CMOS CFET devices with MDI and stacked frontside patterned contacts (TC = top contact; TJ = top junction; BC = bottom contact; BJ = bottom junction). SEM cross sections are shown along (left) and across (right) the BC/TC.

Figuur 2 – Id/Vg-kenlijnen voor nFET en pFET met gestapelde contacten aan de voorkant. / Figure 2 – Id/Vg curves for nFET and pFET with frontside patterned stacked contacts.

Figuur 3 - REM-opname van de ondercontacten, die op de achterkant van de wafer zijn gevormd en nauwkeurig boven de onderverbinding op de voorkant zijn gepositioneerd (BDI = Bottom Dielectric Isolation). / Figure 3 – SEM-afbeelding die de ondercontacten toont, gevormd op de achterkant van de wafer en nauwkeurig gepositioneerd boven de onderverbinding op de voorkant (BDI = bottom dielectric isolation).

Deze week presenteert imec, een wereldwijd toonaangevend onderzoeks- en innovatiecentrum voor nano-elektronica en digitale technologieën, op het IEEE Symposium over VLSI-technologie en -circuits 2024 (2024 VLSI) voor het eerst elektrisch werkende CMOS-CFET-componenten met gestapelde onder- en bovenste Source/Drain-contacten. Hoewel de resultaten met beide contacten aan de voorkant werden behaald, bewijst imec ook dat het mogelijk is om de vorming van het onderste contact naar de achterkant van de wafer te verplaatsen en zo de kans op het 'overleven' van het bovenste apparaat van 11% naar 79% te verhogen.

De logica-technologieroadmap van Imec voorziet in de introductie van complementaire FETs (CFETs) in A7-node apparaatarchitecturen. In combinatie met geavanceerde routingtechnieken beloven CFETs een vermindering van de standaard celspoorhoogtes van 5T naar 4T en zelfs minder, zonder dat de prestaties eronder lijden. Onder de verschillende benaderingen voor de integratie van verticaal gestapelde n- en pMOS-structuren wordt monolithische integratie beschouwd als de minst ingrijpende aanpak in vergelijking met de bestaande nanosheet-achtige processtromen.

Op het VLSI-symposium 2024 demonstreert imec voor het eerst functionele monolithische CMOS-CFET-blokken met boven- en ondercontacten die boven elkaar zijn geplaatst. De CFETs werden geïntegreerd met een poortlengte van 18 nm, een poortafstand van 60 nm en een verticale afstand van 50 nm tussen n- en p-componenten. De elektrische functionaliteit werd gedemonstreerd op een proefopstelling met nFET- en pFET-elementen die een gemeenschappelijke poort gebruiken en waarvan de boven- en ondercontacten vanaf de voorkant verbonden zijn.

Het voorgestelde proces omvat twee CFET-specifieke modules: de middellijke dielectrische isolatie (MDI) en de gestapelde onder- en bovencontacten.

MDI is een door imec ontwikkeld module voor het isoleren van de boven- en onderpoorten en het onderscheiden van de schakelspanningsinstellingen tussen n- en p-componenten. Het MDI-module is gebaseerd op een modificatie van de 'actieve' meerlaagse Si/SiGe-stapel van de CFETs en maakt de co-integratie van de interne spacer mogelijk — een nanosheet-specifieke eigenschap die de poort van Source/Drain scheidt. Naoto Horiguchi, directeur CMOS-technologie bij imec: "We hebben de beste resultaten behaald wat betreft procescontrole met een MDI-first-benadering, dat wil zeggen vóór de reconstructie van Source/Drain — de stap waarbij de nanosheets en de MDI worden gesplitst om toegang te krijgen tot de kanaalzijden en de Source/Drain epi te starten. Een innovatieve Source/Drain-recess-techniek met 'In-Situ-Capping' maakt MDI-first mogelijk door de poort-hardmasker/poort-spacer te beschermen tijdens de Source/Drain-recess."

Een tweede kritisch module is het ontwerp van gestapelde Source/Drain-'Bottom'- en 'Top'-contacten, die verticaal gescheiden zijn door een dielectrische isolatie. De belangrijkste stappen zijn het vullen van het onderste contact met metaal en het terugtrekken, gevolgd door het vullen met dielektricum en opnieuw terugtrekken — alles binnen dezelfde beperkte ruimte die beschikbaar is voor de MDI-stapel.

Naoto Horiguchi: "Bij de ontwikkeling van de onderste contacten vanaf de voorkant liepen we tegen verschillende obstakels aan die de contactweerstand aan de onderkant beïnvloeden en het procesvenster voor de vorming van de Source/Drain-componenten aan de bovenkant beperken. In het kader van VLSI 2024 laten we zien dat het mogelijk is om de vorming van de onderste contacten naar de achterkant van de wafer te verplaatsen, ondanks extra processtappen gerelateerd aan wafer-bonding en verdunning. De 'overlevingskans' van de bovenste apparaten steeg van 11% naar 79%, wat het vormen van het onderste contact aan de achterkant aantrekkelijk maakt voor de industrie. Momenteel wordt onderzoek gedaan om het optimale pad voor de contactvorming te vinden.