Sony et imec présentent un module à haute densité pour la connexion arrière, permettant l'intégration de puces 3D de nouvelle génération

Figure 1 – Comparaison schématique entre le modèle traditionnel « Via-Middle » (à gauche) et la méthode « Local-BDI » TSV (à droite) en supposant une hauteur de cellule de 115 nm et une épaisseur de silicium de 500 nm.

Figure 2 – Dépendance de la résistance de la chaîne des structures TSV/MOL via de l'erreur de superposition à une fenêtre de superposition de 30 nm. La ligne noire continue représente les résultats de la simulation ; les lignes en pointillés indiquent une déviation de ±5 %.

– Sony et imec présentent un nouveau module pour l'intégration de vias traversants (TSVs) à haute densité, postérieurs à la face arrière, inférieurs à 100 nm, basé sur une méthode auto-alignante pour l'isolation diélectrique locale à l'arrière (local BDI).
– Les TSV front-to-back ainsi obtenus présentent, par rapport aux TSV réalisés avec une méthode TSV-Middle conventionnelle, un rapport d'aspect plus favorable, une résistance trois fois plus faible, une fenêtre de superposition trois fois plus grande et des courants de fuite moindres.
– Ce concept d'intégration innovant offre également une solution pour les connexions arrière à haute densité, qui doivent traverser un silicium relativement épais dans les composants de prochaine génération.
– « Le module BDI local permettra de nouvelles conceptions d'intégration 3D pour une variété d'applications, notamment dans la logique avancée et la mémoire », – Zsolt Tokei, imec

Imec, un centre mondial de recherche et d'innovation leader dans les technologies avancées de semi-conducteurs, et la Sony Semiconductor Solutions Corporation (Sony) ont présenté conjointement lors du symposium IEEE/JSAP 2026 sur la technologie VLSI et les circuits un nouveau module d'intégration pour des connexions arrière à haute densité – composants clés des technologies de stacking 3D et de fonctionnalisation arrière. Le module repose sur une étape d'isolation diélectrique locale auto-alignante à l'arrière (Local BDI), conduisant à des TSV front-to-back à haute densité, à faible résistance et à faibles courants de fuite, avec une fenêtre de superposition trois fois plus grande que celle des approches TSV conventionnelles. La méthode TSV-Local BDI est une technique d'intégration permettant de nouvelles conceptions 3D pour une variété d'applications, notamment la logique et la mémoire.

La fonctionnalisation de l'arrière et le stacking 3D sont des technologies clés pour les composants semi-conducteurs de prochaine génération. Elles nécessitent des connexions arrière à haute densité pour assurer la connectivité entre la face active fine et la face arrière moins dense du wafer. Une approche prometteuse pour réaliser ces connexions arrière est la méthode TSV-Middle. Bien que cette méthode permette une connexion à haute densité entre la face avant et la face arrière, les TSV ont généralement un rapport d'aspect défavorable, ce qui pose des défis tant en termes de métallisation que de performance électrique.

Sony et imec proposent désormais conjointement un module alternatif pour l'intégration de TSV arrière, appelé « local BDI ». La pièce maîtresse de ce module est une structure d'isolation auto-alignante, formée localement à l'intersection entre les TSV et la zone active de la face avant du wafer (voir aussi la Figure 1). Cette nouvelle approche pour la connectivité arrière offre des avantages considérables par rapport à la méthode TSV-Middle conventionnelle.

Zsolt Tokei, Fellow imec et directeur de programme pour l'intégration de systèmes 3D : « À partir des contacts traversants à haute densité et à faible largeur déjà présents sur la face avant du wafer (c'est-à-dire les contacts traversants Middle-of-Line (MOL)), notre module permet pour la première fois de passer à des connexions TSV beaucoup plus larges entre la face active et la face arrière du wafer. Par rapport à une approche TSV-Middle, les TSV BDI locaux ont une dimension critique (CD) supérieure de 50 % en haut et en bas, ce qui simplifie le processus de métallisation des TSV et triple sa robustesse. Le processus augmente également la tolérance aux erreurs d'alignement entre TSV et MOL à jusqu'à 30 nm – démontré dans une configuration de cellules standard avec une hauteur de cellule de 115 nm. De plus, les structures auto-alignantes dans cette fenêtre de superposition améliorée offrent une isolation très efficace par rapport au substrat de silicium environnant, comme le montrent les mesures de courant de fuite.»

Le processus commence par les étapes classiques de fabrication FEOL, MOL et BEOL, suivies du collage de wafers et de l'élimination du silicium. La formation locale du BDI dans les zones de superposition entre TSV et couches actives comprend un dépôt conforme d'un diélectrique, suivi d'un gravage isotrope, puis de la métallisation des TSV. « Le module BDI local permettra de nouvelles conceptions d'intégration 3D pour une variété d'applications – notamment dans la logique avancée et la mémoire », ajoute Zsolt Tokei. « De plus, contrairement aux concepts d'intégration arrière basés sur l'élimination du silicium en volume, notre module permet de connecter des TSV à travers un silicium en volume jusqu'à 500 nm d'épaisseur. Cela est particulièrement intéressant pour des applications comme la DRAM, qui utilisent la couche de silicium relativement épaisse restant à l'arrière du wafer. »

Takushi Shigetoshi, Senior Manager chez Sony et principal auteur de l'étude, ajoute : « L'intégration 3D devient de plus en plus importante dans de nombreuses applications de semi-conducteurs, et il est crucial de développer différentes approches pour la connectivité arrière, qui peuvent être choisies en fonction de l'application visée. »