Sony und imec stellen ein hochdichtes Modul für die Rückseitenverbindung vor, das die Integration von 3D-Chips der nächsten Generation ermöglicht

Abbildung 1 – Schematischer Vergleich zwischen (links) dem herkömmlichen „Via-Middle“-Ansatz und (rechts) dem „Local-BDI“-TSV-Ansatz unter der Annahme einer Zellenhöhe von 115 nm und einer Siliziumdicke von 500 nm.

Abbildung 2 – Abhängigkeit des Kettenwiderstands von TSV/MOL-Via-Strukturen vom Überlagerungsfehler bei einem Überlagerungsfenster von 30 nm. Die durchgezogene schwarze Linie stellt die Simulationsergebnisse dar; die gestrichelten Linien stehen für eine Abweichung von ±5 %.

– Sony und imec stellen ein neuartiges Modul zur Integration hochdichter, rückseitiger Sub-100-nm-Through-Si-Vias (TSVs) vor, das auf einem selbstausgerichteten Verfahren zur lokalen dielektrischen Isolierung auf der Rückseite (local BDI) basiert.
– Die so entstandenen Front-to-Back-TSVs weisen im Vergleich zu TSVs, die mit einem herkömmlichen Via-Middle-TSV-Verfahren hergestellt wurden, ein günstigeres Seitenverhältnis, einen dreimal geringeren Widerstand, ein dreimal größeres Überlagerungsfenster und geringere Leckströme auf.
– Das neuartige Integrationskonzept bietet zudem eine Lösung für dichte Rückseitenverbindungen, die bei Halbleiterbauelementen der nächsten Generation durch relativ dickes Silizium verlaufen müssen.
– „Das lokale BDI-Modul wird neue 3D-Integrationskonzepte für eine Vielzahl von Anwendungsfällen ermöglichen, darunter fortschrittliche Logik- und Speicheranwendungen“, – Zsolt Tokei, imec

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für fortschrittliche Halbleitertechnologien, und die Sony Semiconductor Solutions Corporation (Sony) präsentierten auf dem IEEE/JSAP-Symposium 2026 für VLSI-Technologie und Schaltungen gemeinsam ein neuartiges Integrationsmodul für hochdichte rückseitige Verbindungen – Schlüsselkomponenten der 3D-Stacking- und rückseitigen Funktionalisierungstechnologien. Das Modul basiert auf einem selbstausgerichteten lokalen dielektrischen Isolationsschritt auf der Rückseite (Local BDI), was zu hochdichten Front-to-Back-Through-Si-Vias (TSVs) mit geringem Widerstand und geringen Leckströmen führt, wobei das Overlay-Fenster im Vergleich zu herkömmlichen TSV-Ansätzen dreimal größer ist. Der Local-BDI-TSV-Ansatz ist eine Integrationsmethode, die neue 3D-Integrationskonzepte für eine Vielzahl von Anwendungsfällen ermöglicht, darunter Logik- und Speicherbausteine.

Die Funktionalisierung der Rückseite und das 3D-Stacking sind Schlüsseltechnologien für Halbleiterbauelemente der nächsten Generation. Sie erfordern hochdichte Rückseitenverbindungen, um die Konnektivität zwischen der feinstrukturierten aktiven Vorderseite und der weniger dicht strukturierten Waferrückseite sicherzustellen. Ein vielversprechender Ansatz zur Herstellung von Rückseitenverbindungen ist das Via-Middle-TSV-Verfahren. Dieser Ansatz ermöglicht zwar eine hochdichte Verbindung zwischen Vorder- und Rückseite, doch weisen die TSVs typischerweise ein ungünstiges Seitenverhältnis auf, was sowohl hinsichtlich der Metallisierung als auch der elektrischen Leistung Herausforderungen mit sich bringt.

Sony und imec stellen nun gemeinsam ein alternatives Modul zur Integration von rückseitigen TSVs vor, das als „local BDI“ bezeichnet wird. Das Herzstück dieses Moduls bildet eine selbstausgerichtete Isolationsstruktur, die lokal an der Überlappungsstelle zwischen den TSVs und dem aktiven Bereich der Wafer-Vorderseite gebildet wird (siehe auch Abbildung 1). Dieser neue Ansatz für die rückseitige Konnektivität bietet gegenüber dem herkömmlichen Via-Middle-TSV-Verfahren erhebliche Vorteile.

Zsolt Tokei, imec-Fellow und Programmdirektor für 3D-Systemintegration: „Ausgehend von den bereits auf der Vorderseite des Wafers vorhandenen, hochdichten und schmalen Durchkontaktierungen (d. h. den Middle-of-Line-Durchkontaktierungen (MOL)) ermöglicht unser Modul erstmals den Übergang zu wesentlich breiteren TSV-Verbindungen zwischen der aktiven Vorderseite und der Rückseite des Wafers. Im Vergleich zu einem Via-Middle-TSV-Ansatz weisen die lokalen BDI-TSVs eine um 50 % größere kritische Abmessung (CD) an der Unter- und Oberseite auf, was den TSV-Metallisierungsprozess vereinfacht und dessen Widerstandsfähigkeit um das Dreifache verbessert. Der Prozess vergrößert zudem die Toleranz für Fehlausrichtungen zwischen den TSVs und den schmalen MOL-Vias auf bis zu 30 nm – demonstriert für eine Standardzellenkonfiguration mit einer Zellenhöhe von 115 nm. Darüber hinaus bieten die selbstausgerichteten Strukturen innerhalb dieses verbesserten Überlagerungsfensters eine sehr gute Isolation gegenüber dem umgebenden Si-Substrat, wie aus Leckstrommessungen hervorgeht.“

Der Prozessablauf beginnt mit der herkömmlichen FEOL-, MOL- und BEOL-Bearbeitung, gefolgt von Wafer-Bonding und Si-Dünnung. Die lokale BDI-Bildung in den Überlappungsbereichen von TSV und aktiven Schichten umfasst die konforme Abscheidung eines Dielektrikums sowie isotropes Ätzen, worauf die TSV-Metallisierung folgt. „Das lokale BDI-Modul wird neue 3D-Integrationskonzepte für eine Vielzahl von Anwendungsfällen ermöglichen – darunter fortschrittliche Logik- und Speicheranwendungen“, fügt Zsolt Tokei hinzu. „Darüber hinaus ermöglicht unser Modul im Gegensatz zu Backside-Integrationskonzepten, die auf der Entfernung des verbleibenden Bulk-Si beruhen, die Verbindung von TSVs durch Bulk-Si mit einer Dicke von bis zu 500 nm. Dies ist für Anwendungen wie DRAM von Interesse, die die relativ dicke Si-Schicht nutzen, die auf der Waferrückseite verbleibt.“

Takushi Shigetoshi, Senior Manager bei Sony und Hauptautor der Arbeit, fügt hinzu: „Die 3D-Integration gewinnt in einer Vielzahl von Halbleiteranwendungen zunehmend an Bedeutung, und es ist von großer Bedeutung, verschiedene Konzepte für die rückseitige Anbindung zu entwickeln, die je nach Zielanwendung ausgewählt werden können.“