Sony i imec przedstawiają wysokiej gęstości moduł do połączeń tylnej strony, umożliwiający integrację chipów 3D następnej generacji

Abbildung 1 – Schematyczne porównanie między (z lewej) tradycyjnym podejściem „Via-Middle“ a (z prawej) podejściem „Local-BDI“-TSV przy założeniu wysokości komórki 115 nm i grubości krzemu 500 nm.

Rysunek 2 – Zależność oporu łańcuchowego od struktur TSV/MOL-Via od błędu nakładania przy oknie nakładania o szerokości 30 nm. Ciągła czarna linia przedstawia wyniki symulacji; linie przerywane oznaczają odchylenie ±5 %.

– Sony i imec przedstawiają nowy moduł do integracji gęstych, tylnych przez-krzemowych (TSV) o rozdzielczości poniżej 100 nm, oparty na samodzielnym procesie lokalnej dielektrycznej izolacji na tylnej stronie (local BDI).
– Powstałe w ten sposób front-to-back TSV wykazują korzystniejszy stosunek wymiarów, trzykrotnie mniejszy opór, trzykrotnie większe okno nakładania i mniejsze prądy upływowe w porównaniu z TSV wyprodukowanymi metodą konwencjonalnego Via-Middle-TSV.
– Nowa koncepcja integracji oferuje również rozwiązanie dla gęstych połączeń tylnych, które muszą przebiegać przez stosunkowo grubą warstwę krzemu w urządzeniach półprzewodnikowych najnowszej generacji.
– „Moduł lokalnego BDI umożliwi nowe koncepcje integracji 3D dla szerokiego zakresu zastosowań, w tym zaawansowanych układów logicznych i pamięci”, – Zsolt Tokei, imec

Imec, światowy lider w dziedzinie badań i innowacji w zaawansowanych technologiach półprzewodnikowych, oraz Sony Semiconductor Solutions Corporation (Sony) zaprezentowały na sympozjum IEEE/JSAP 2026 dotyczącego technologii i układów VLSI wspólnie nowy moduł integracyjny dla wysokiej gęstości połączeń tylnych – kluczowych komponentów technologii 3D stacking i funkcjonalizacji tylnych powierzchni. Moduł opiera się na samodzielnym, lokalnym kroku dielektrycznej izolacji na tylnej stronie (Local BDI), co prowadzi do wysokiej gęstości front-to-back Through-Si-Vias (TSV) o niskim oporze i niskich prądach upływowych, przy czym okno nakładania jest trzy razy większe w porównaniu z konwencjonalnymi rozwiązaniami TSV. Podejście Local-BDI-TSV jest metodą integracji, która umożliwia nowe koncepcje łączenia 3D dla różnych zastosowań, w tym układów logicznych i pamięciowych.

Funkcjonalizacja tylnej strony i stacking 3D to kluczowe technologie dla urządzeń półprzewodnikowych najnowszej generacji. Wymagają one gęstych połączeń tylnych, aby zapewnić łączność między precyzyjnie ukształtowaną aktywną przednią stroną a mniej gęstą tylną powierzchnią wafla. Obiecującym podejściem do produkcji połączeń tylnych jest metoda Via-Middle-TSV. Chociaż ta metoda umożliwia wysoką gęstość połączeń między przednią a tylną stroną, TSV zwykle mają niekorzystny stosunek wymiarów, co stwarza wyzwania zarówno dla metalizacji, jak i wydajności elektrycznej.

Sony i imec przedstawiają teraz wspólnie alternatywny moduł do integracji TSV-ów tylnych, określany jako „local BDI”. Kluczową częścią tego modułu jest samodzielna struktura izolacyjna, tworzona lokalnie na miejscu nakładania się TSV-ów i aktywnych warstw na przedniej stronie wafla (patrz również rysunek 1). To nowe podejście do połączeń tylnych oferuje znaczne korzyści w porównaniu z konwencjonalną metodą Via-Middle-TSV.

Zsolt Tokei, Fellow imec i dyrektor ds. programów integracji 3D: „Dzięki wysokiej gęstości i wąskim przepływom przez-krzemowym (tzw. Middle-of-Line, MOL) już dostępnych na przedniej stronie wafla, nasz moduł umożliwia po raz pierwszy przejście do znacznie szerszych TSV łączących aktywną przednią stronę z tylną. W porównaniu z podejściem Via-Middle-TSV, lokalne TSV BDI mają o 50% większy krytyczny wymiar (CD) na górze i na dole, co upraszcza proces metalizacji TSV i zwiększa jego odporność trzykrotnie. Proces ten zwiększa również tolerancję na błędy w ustawieniu TSV i wąskich MOL-ów do nawet 30 nm – co zostało zademonstrowane dla standardowej konfiguracji komórek o wysokości 115 nm. Ponadto, samodzielne struktury w tym ulepszonym oknie nakładania zapewniają bardzo dobrą izolację od otaczającego podłoża krzemowego, co potwierdzają pomiary prądów upływowych.”

Proces rozpoczyna się od konwencjonalnej obróbki FEOL, MOL i BEOL, po której następuje bondowanie wafli i polerowanie krzemu. Lokalna formacja BDI w obszarach nakładania się TSV i warstw aktywnych obejmuje konformalne osadzanie dielektryku oraz izotropowe trawienie, po czym następuje metalizacja TSV. „Moduł lokalnego BDI umożliwi nowe koncepcje integracji 3D dla szerokiego zakresu zastosowań – w tym zaawansowanych układów logicznych i pamięciowych”, dodaje Zsolt Tokei. „Ponadto, w przeciwieństwie do koncepcji integracji tylnych powierzchni opartych na usuwaniu pozostałego krzemu bulk, nasz moduł umożliwia łączenie TSV przez krzem bulk o grubości do 500 nm. Jest to szczególnie istotne dla zastosowań takich jak DRAM, które korzystają z relatywnie grubego krzemu na tylnej stronie wafla.”

Takushi Shigetoshi, starszy menedżer Sony i główny autor pracy, dodaje: „Integracja 3D zyskuje coraz większe znaczenie w różnych zastosowaniach półprzewodnikowych, dlatego tak ważne jest opracowanie różnych koncepcji połączeń tylnych, które można wybrać w zależności od docelowego zastosowania.”