Sony e imec presentan un módulo de alta densidad para la conexión trasera, que permite la integración de chips 3D de próxima generación

Figura 1 – Comparación esquemática entre (izquierda) el enfoque convencional "Via-Middle" y (derecha) el enfoque "Local-BDI" TSV bajo la suposición de una altura de celda de 115 nm y un espesor de silicio de 500 nm.

Figura 2 – Dependencia de la resistencia de la cadena de estructuras TSV/MOL-Via del error de superposición en una ventana de superposición de 30 nm. La línea negra sólida representa los resultados de la simulación; las líneas discontinuas indican una desviación del ±5 %.

– Sony y imec presentan un módulo innovador para la integración de vías a través de Si (TSVs) traseros de alta densidad y sub-100 nm, basado en un proceso de autoalineación para aislamiento dieléctrico local en la parte trasera (local BDI).
– Los TSVs frontales a traseros resultantes tienen una relación de aspecto más favorable, una resistencia tres veces menor, una ventana de superposición tres veces mayor y menores corrientes de fuga en comparación con los TSVs fabricados mediante un proceso TSV medio convencional.
– El concepto de integración innovador también ofrece una solución para conexiones traseras densas que deben atravesar silicio relativamente grueso en componentes semiconductores de próxima generación.
– «El módulo local BDI permitirá nuevos conceptos de integración 3D para una variedad de aplicaciones, incluyendo lógica avanzada y almacenamiento», – Zsolt Tokei, imec

Imec, un centro de investigación e innovación líder mundial en tecnologías avanzadas de semiconductores, y Sony Semiconductor Solutions Corporation (Sony) presentaron en el Simposio IEEE/JSAP 2026 sobre tecnología y circuitos VLSI un módulo de integración innovador para conexiones traseras de alta densidad, componentes clave de las tecnologías de apilamiento 3D y funcionalización trasera. El módulo se basa en un paso de aislamiento dieléctrico local autoalineado en la parte trasera (Local BDI), que conduce a TSVs frontales a traseros de alta densidad con baja resistencia y corrientes de fuga reducidas, con una ventana de superposición tres veces mayor en comparación con los enfoques TSV tradicionales. El método TSV Local BDI es una técnica de integración que permite nuevos conceptos de integración 3D para diversas aplicaciones, incluyendo bloques lógicos y de memoria.

La funcionalización de la parte trasera y el apilamiento 3D son tecnologías clave para componentes semiconductores de próxima generación. Requieren conexiones traseras de alta densidad para garantizar la conectividad entre la parte activa de estructura fina en la parte frontal y la parte trasera del oblea, menos densa. Un enfoque prometedor para fabricar conexiones traseras es el proceso TSV medio. Aunque este método permite una conexión de alta densidad entre la parte frontal y trasera, los TSVs suelen tener una relación de aspecto desfavorable, lo que presenta desafíos tanto en la metallización como en el rendimiento eléctrico.

Ahora, Sony e imec presentan conjuntamente un módulo alternativo para la integración de TSVs traseros, denominado «local BDI». La pieza central de este módulo es una estructura de aislamiento autoalineada, formada localmente en la superposición entre los TSVs y la región activa en la parte frontal de la oblea (ver Figura 1). Este nuevo enfoque para la conectividad trasera ofrece ventajas significativas sobre el proceso TSV medio tradicional.

Zsolt Tokei, Fellow de imec y director del programa de integración de sistemas 3D: «A partir de las conexiones a través de vías estrechas y densas ya presentes en la parte frontal de la oblea (es decir, las conexiones MOL en línea media), nuestro módulo permite por primera vez la transición a conexiones TSV mucho más anchas entre la parte activa frontal y la trasera de la oblea. En comparación con un enfoque TSV medio, los TSVs BDI locales tienen una dimensión crítica (CD) en la parte superior e inferior un 50 % mayor, lo que simplifica el proceso de metallización del TSV y triplica su resistencia. Además, el proceso aumenta la tolerancia a errores de alineación entre los TSVs y las vías MOL estrechas, hasta 30 nm, demostrando esto en una configuración de celdas estándar con una altura de celda de 115 nm. Además, las estructuras autoalineadas dentro de esta ventana de superposición mejorada ofrecen una excelente aislamiento respecto al sustrato de Si circundante, como se evidencia en mediciones de corriente de fuga.»

El proceso comienza con la fabricación convencional FEOL, MOL y BEOL, seguido de un ensamblaje de obleas y el proceso de reducción de grosor de Si. La formación del BDI local en las áreas de superposición entre TSV y capas activas incluye la deposición conformal de un dieléctrico y un grabado isotrópico, seguido de la metallización de los TSV. «El módulo local BDI permitirá nuevos conceptos de integración 3D para una variedad de aplicaciones, incluyendo lógica avanzada y almacenamiento», añade Zsolt Tokei. «Además, nuestro módulo, en contraste con los conceptos de integración trasera basados en la eliminación del Si en masa, permite la conexión de TSVs a través de Si en masa con un grosor de hasta 500 nm. Esto es de interés para aplicaciones como DRAM, que utilizan la capa de Si relativamente gruesa que permanece en la parte trasera de la oblea.»

Takushi Shigetoshi, gerente senior de Sony y autor principal del trabajo, comenta: «La integración 3D está ganando cada vez más importancia en diversas aplicaciones de semiconductores, y es fundamental desarrollar diferentes conceptos para la conexión trasera, que puedan seleccionarse según la aplicación objetivo.»