Imec präsentiert die erste dreidimensionale Implementierung eines ladungsgekoppelten Bauelements für KI-Speicheranwendungen

Abbildung 1 – (a) Schematische Darstellung der auf drei Wortleitungen basierenden 3D-CCD-Struktur: unteres Gate (BG), mittleres Gate (CG) und oberes Gate (TG), wobei sich das Source (S) unten und das Drain (D) oben befinden; (b) TEM-Querschnittsbild, das drei Gate-Schichten mit einem Wortleitungsabstand von 80 nm zeigt.

Abbildung 2 – (a) Darstellung des Ansteuerungsschemas über drei Gates für den seriellen Ladungstransfer in einem 3D-CCD-Speicher mit drei Wortleitungen; (b) Schematische Darstellung des 3D-CCD-Betriebs, die den Elektronentransfer durch die Bildung und Verschiebung von Potentialmulden unter den Gates veranschaulicht.

Abbildung 3 – (a) I-f-Kennlinien von 7 Bauelementen mit unterschiedlichen Durchmessern des Memory Holes (MH), gemessen bis zu 4 MHz; (b) die Anzahl der pro Zyklus übertragenen Elektronen, ermittelt aus der Steigung der entsprechenden I-f-Kurven.

– Imec präsentiert die erste 3D-Umsetzung eines ladungsgekoppelten Bildsensors (CCD) mit einem Kanal aus Indium-Gallium-Zink-Oxid (IGZO), der Potenzial für KI-Speicheranwendungen bietet.
– Aufgrund der kostengünstigen Herstellung, der hohen Bitdichte und der blockadressierbaren Eigenschaft ist der 3D-CCD-Baustein vielversprechend für den Einsatz als Compute Express Link (CXL®)-Pufferspeicher vom Typ 3, der bei kommerziellen KI-Speicheranwendungen zunehmend an Bedeutung gewinnt.
– Ladungstransfervorgänge wurden erfolgreich in einer Struktur mit drei Wortleitungen und einem vertikal integrierten IGZO-Kanal getestet.
– „Das Potenzial des 3D-CCD-Bauteils für den Einsatz als Pufferspeicher liegt in seiner Eignung für die Integration in eine 3D-NAND-Flash-Architektur, was wir nun erstmals demonstrieren.“ – Maarten Rosmeulen, Programmdirektor für Speichersysteme bei imec.

Diese Woche präsentiert imec, ein weltweit führendes Forschungs- und Innovationszentrum für fortschrittliche Halbleitertechnologien, auf dem IEEE International Memory Workshop (IMW) 2026 eine 3D-Implementierung eines CCD-Speicherbausteins mit IGZO-Kanal – eine Weltneuheit. Der funktionsfähige 3D-CCD-Baustein besteht aus vertikalen Memory-Löchern, die durch einen Stapel von drei Wortleitungen gebohrt wurden, die als Phasengatter dienen. Der Ladungstransfer (der die Bits darstellt) über die Gates konnte bei einer Übertragungsgeschwindigkeit von >4 MHz demonstriert werden. Die Umsetzbarkeit der Prozessierung des CCD-Bausteins in einer 3D-NAND-Flash-Architektur gewährleistet eine kosteneffiziente Fertigung und Bitdichten, die die Grenzen von DRAMs übertreffen. Dies macht den blockadressierbaren 3D-CCD-Baustein zu einem attraktiven Compute Express Link (CXL®) Typ-3-Pufferspeicher für KI-Anwendungsfälle – konzipiert, um mehrere Prozessoren über einen CXL®-Switch mit hoher Bandbreite mit großen Datenblöcken zu versorgen.

Der unstillbare Speicherhunger der KI setzt die DRAM-basierte Speichertechnologie erheblich unter Druck, die zunehmend Schwierigkeiten hat, den Trend zur Senkung der Kosten pro Bit aufrechtzuerhalten. Die Speicherindustrie sucht daher nach alternativen, kostengünstigeren Speicherlösungen, die DRAM und DRAM-basiertes High-Bandwidth-Memory (HBM) für KI-spezifische Workloads ergänzen können. Parallel dazu sind neue Speicherschnittstellen entstanden, die im Vergleich zu herkömmlichen Double-Data-Rate-Bussen (DDR) eine effizientere Nutzung der Hauptspeicherressourcen ermöglichen. Eine davon ist CXL®, ein Speicherprotokoll, das darauf ausgelegt ist, über einen CXL®-Switch mit hoher Bandbreite große Speicherpools für mehrere Prozessoren verfügbar zu machen. Diese sogenannten CXL®-Typ-3-Pufferspeicher weisen andere Spezifikationen als DRAM auf und bieten eine ideale Gelegenheit für die Einführung neuer Speichertechnologien.

Im Jahr 2024 stellte imec das 3D-CCD mit einem IGZO-Kanal konzeptionell vor – mit vielversprechenden Aussichten auf den Einsatz als CXL®-Typ-3-Pufferspeicher – und demonstrierte den Speicherbetrieb anhand eines 2D-Proof-of-Concept. Maarten Rosmeulen, Programmdirektor für Speicher bei imec: „Das Potenzial dieses CCD-Bausteins für den Einsatz als Pufferspeicher liegt in seiner Fähigkeit, in eine 3D-NAND-Flash-String-Architektur integriert zu werden – der kostengünstigsten Methode, um eine skalierbare, hohe Bitdichte zu erreichen, die schätzungsweise weit über die Grenzen von DRAM hinausgeht. Wir zeigen nun erstmals eine funktionsfähige 3D-Implementierung mit einer 3-Word-Line-Struktur, bei der vertikale IGZO-Kanäle mit Abmessungen erreicht werden, die mit denen von 3D-NAND vergleichbar sind (d. h. Speicherlöcher mit einem Durchmesser von 80–120 nm).“

In dem 3D-Bauelement sind die CCD-Register – oder Strings – in vertikal ausgerichtete Kanäle integriert, die mittels eines von 3D-NAND inspirierten „Punch-and-Plug“-Verfahrens durch den 3-Word-Line-Stapel gebohrt werden. Die horizontalen Word-Lines fungieren als Gates und bestimmen eine Bitfolge für jeden String. Diese Bits basieren auf Ladungen, die mithilfe eines gepulsten Spannungsschemas seriell über die Gates übertragen und gespeichert werden können.

„Wir erzielen einen zuverlässigen Ladungstransfer entlang des vertikalen IGZO-Kanals bei Geschwindigkeiten von über 4 MHz“, fügt Maarten Rosmeulen hinzu. „Die Anzahl der pro Zyklus übertragenen Ladungen wurde auf einige Tausend gemessen, was für die Speicherung eines Bits oder sogar mehrerer Bits in realen Speicheranwendungen ausreicht. Im Gegensatz zu byte-adressierbaren DRAMs ist unser 3D-CCD-Bauelement für den Datenzugriff auf Blockebene ausgelegt, was für moderne KI-Workloads besser geeignet ist. Diese Ergebnisse, in Kombination mit unbegrenzter Lebensdauer, langer Datenspeicherung (gewährleistet durch das IGZO-Kanalmaterial) und Niederspannungsbetrieb (aufgrund der ladungsbasierten Natur des Speicherbetriebs), bringen die 3D-CCD-Technologie einen Schritt näher an Pufferspeicher-Implementierungen. In unserer laufenden Arbeit konzentrieren wir uns darauf, die Anzahl der Wortleitungen zu erhöhen und die Auslesestufe unseres 3D-CCD-Pufferspeichers zu optimieren. Wir sind nun bereit, unsere 3D-CCD-Bauteiltechnologie gemeinsam mit Industriepartnern auf die nächste Stufe zu heben und ihr Potenzial für KI-Speicheranwendungen voll auszuschöpfen.“