Imec przedstawia pierwszą trójwymiarową implementację elementu ładunkowo-sprzężonego do zastosowań pamięci AI

Rysunek 1 – (a) Schematyczne przedstawienie struktury 3D-CCD opartej na trzech liniach słowo: dolny bramkowy (BG), środkowy bramkowy (CG) i górny bramkowy (TG), przy czym źródło (S) znajduje się na dole, a dren (D) na górze; (b) przekrój TEM ukazujący trzy warstwy bramkowe z odstępem między liniami słowo wynoszącym 80 nm.

Rysunek 2 – (a) Schemat przedstawiający schemat sterowania za pomocą trzech bramek dla przesyłu ładunku szeregowo w pamięci 3D-CCD z trzema liniami słów; (b) Schematyczne przedstawienie pracy 3D-CCD, ilustrujące transfer elektronów poprzez tworzenie i przesuwanie się zagłębień potencjału pod bramkami.

Abbildung 3 – (a) Krzywe I-f dla 7 elementów składowych o różnych średnicach otworu pamięci (MH), mierzonych do 4 MHz; (b) liczba elektronów przenoszonych na cykl, wyznaczona na podstawie nachylenia odpowiednich krzywych I-f.

– Imec przedstawia pierwszą 3D implementację pamięci typu CCD z kanałem IGZO – obiecującą technologię dla zastosowań w pamięciach AI.
– Ze względu na niskie koszty produkcji, wysoką gęstość bitów oraz możliwość blokowego adresowania, moduł 3D-CCD jest obiecujący jako bufor typu Compute Express Link (CXL®) 3, który zyskuje na znaczeniu w komercyjnych zastosowaniach pamięci AI.
– Procesy transferu ładunku zostały pomyślnie przetestowane w strukturze z trzema liniami słów i pionowym kanałem IGZO.
„Potencjał modułu 3D-CCD do zastosowania jako bufor polega na jego możliwości integracji z architekturą 3D-NAND-Flash, co po raz pierwszy udowadniamy.“ – Maarten Rosmeulen, dyrektor ds. programów systemów pamięci w imec.

W tym tygodniu imec, światowy lider w dziedzinie badań i innowacji w zaawansowanych technologiach półprzewodnikowych, zaprezentuje na IEEE International Memory Workshop (IMW) 2026 3D implementację modułu pamięci CCD z kanałem IGZO – światową nowość. Funkcjonalny moduł 3D-CCD składa się z pionowych otworów pamięciowych wywierconych w stosie trzech linii słów, które służą jako bramki fazowe. Transfer ładunku (reprezentujący bity) został zademonstrowany przy prędkości transferu >4 MHz. Możliwość przetwarzania modułu CCD w architekturze 3D-NAND-Flash zapewnia efektywną kosztowo produkcję i gęstość bitów przekraczającą granice DRAM. Czyni to blokowo adresowalny moduł 3D-CCD atrakcyjnym buforem typu CXL®-3 dla zastosowań AI – zaprojektowanym do obsługi wielu procesorów przez wysokoprzepustowy przełącznik CXL® z dużymi blokami danych.

Nienasycone zapotrzebowanie pamięciowe AI wywiera znaczny nacisk na technologię pamięci opartą na DRAM, która coraz trudniej utrzymuje trend obniżania kosztów za bit. Branża pamięciowa poszukuje więc alternatywnych, tańszych rozwiązań, które mogą uzupełnić DRAM i wysokoprzepustową pamięć typu HBM dla specyficznych obciążeń AI. Równocześnie pojawiły się nowe interfejsy pamięci, które w porównaniu do tradycyjnych magistrali DDR umożliwiają bardziej efektywne wykorzystanie zasobów głównej pamięci. Jednym z nich jest CXL®, protokół pamięci zaprojektowany do zapewnienia dużych pul pamięci dla wielu procesorów przez wysokoprzepustowy przełącznik CXL®. Te tzw. buforowe pamięci CXL®-Typ-3 różnią się od DRAM i stanowią doskonałą okazję do wprowadzenia nowych technologii pamięci.

W 2024 roku imec przedstawił koncepcyjną wizję 3D-CCD z kanałem IGZO – z obiecującymi perspektywami zastosowania jako bufor CXL®-Typ-3 – oraz zademonstrował działanie pamięci na podstawie 2D-proof-of-concept. Maarten Rosmeulen, dyrektor ds. systemów pamięci w imec: „Potencjał tego modułu CCD do zastosowania jako bufor polega na jego zdolności do integracji z architekturą 3D-NAND-Flash – najtańszą metodą osiągnięcia skalowalnej, wysokiej gęstości bitów, szacunkowo przekraczającą granice DRAM. Po raz pierwszy pokazujemy funkcjonalną 3D-implementację z trzema liniami słów, w której pionowe kanały IGZO osiągają wymiary porównywalne z 3D-NAND (czyli otwory pamięciowe o średnicy 80–120 nm).”

W tym 3D-elementie rejestry CCD – lub stringi – są zintegrowane w pionowe kanały wywiercone za pomocą procesu inspirowanego 3D-NAND, zwanego „Punch-and-Plug“, przez stos trzech linii słów. Poziome linie słów pełnią funkcję bramek i ustalają ciąg bitów dla każdego stringa. Bity te opierają się na ładunkach, które mogą być seryjnie przesyłane i przechowywane za pomocą impulsowego schematu napięciowego na bramkach.

„Osiągamy niezawodny transfer ładunku wzdłuż pionowego kanału IGZO przy prędkościach powyżej 4 MHz”, dodaje Maarten Rosmeulen. „Liczba ładunków przesyłanych na cykl została zmierzona na kilka tysięcy, co wystarcza do przechowywania jednego lub nawet kilku bitów w rzeczywistych zastosowaniach pamięciowych. W przeciwieństwie do adresowalnych bajtowo DRAM, nasz moduł 3D-CCD jest przeznaczony do dostępu do danych na poziomie bloków, co jest lepiej dostosowane do nowoczesnych obciążeń AI. Te wyniki, w połączeniu z nieograniczoną żywotnością, długotrwałym przechowywaniem danych (zapewnianym przez materiał kanału IGZO) oraz niskim napięciem operacyjnym (ze względu na opartą na ładunkach naturę operacji pamięci), przybliżają technologię 3D-CCD do implementacji buforów pamięci. W naszej bieżącej pracy skupiamy się na zwiększeniu liczby linii słów i optymalizacji poziomu odczytu naszego bufora 3D-CCD. Jesteśmy gotowi wspólnie z partnerami przemysłowymi podnieść naszą technologię modułów 3D-CCD na wyższy poziom i w pełni wykorzystać jej potencjał w zastosowaniach pamięci AI.“