Imec představuje první trojrozměrnou implementaci nabíjecího prvku pro AI úložné aplikace

Obrázek 1 – (a) Schematické znázornění 3D-CCD struktury založené na třech řetězcích slov: spodní brána (BG), střední brána (CG) a horní brána (TG), přičemž zdroj (S) je dole a výstup (D) nahoře; (b) TEM průřezové snímky, které ukazují tři vrstvy brány s rozestupem řetězce slov 80 nm.

Obrázek 2 – (a) Schéma řízení přes tři brány pro sériový přenos náboje v 3D-CCD paměti s třemi řádky slov; (b) Schematické znázornění provozu 3D-CCD, které ilustruje přenos elektronů tvorbou a posunem potenciálových jam pod bránami.

Obrázek 3 – (a) I-f charakteristiky 7 součástek s různými průměry paměťových otvorů (MH), měřené až do 4 MHz; (b) počet elektronů přenesených za cyklus, určený ze sklonu příslušných I-f křivek.

– Imec představuje první 3D realizaci nabíjecího obrazového senzoru (CCD) s kanálem z indium-gallium-zink-oxid (IGZO), který nabízí potenciál pro aplikace v AI úložištích.
– Díky nákladově efektivní výrobě, vysoké hustotě bitů a vlastnosti blokové adresace je 3D-CCD čip slibný jako vyrovnávací paměť typu Compute Express Link (CXL®) 3, která získává na významu v komerčních AI úložištích.
– Nabíjecí přenosové procesy byly úspěšně testovány v struktuře se třemi řetězci slov a vertikálně integrovaným IGZO kanálem.
– „Potenciál 3D-CCD součástky pro použití jako vyrovnávací paměť spočívá v její vhodnosti pro integraci do architektury 3D-NAND flash, což nyní poprvé demonstrujeme.“ – Maarten Rosmeulen, ředitel programů pro paměťové systémy v imec.

Tento týden představí imec, přední globální výzkumné a inovační centrum pro pokročilé polovodičové technologie, na IEEE International Memory Workshop (IMW) 2026 3D implementaci CCD paměťové součástky s IGZO kanálem – což je světová novinka. Funkční 3D-CCD čip sestává z vertikálních paměťových otvorů, které byly vyvrtány pomocí vrstvy tří řetězců slov, jež slouží jako fázové spínače. Přenos náboje (který představuje bity) přes brány byl demonstrován při přenosové rychlosti >4 MHz. Realizovatelnost zpracování CCD čipu v architektuře 3D-NAND flash zajišťuje nákladově efektivní výrobu a hustotu bitů, která překonává limity DRAM. To činí blokově adresovatelný 3D-CCD čip atraktivní jako CXL® typ 3 vyrovnávací paměť pro AI aplikace – navrženou tak, aby zásobovala vysokorychlostní přenosy velkých datových bloků přes CXL® switchy s více procesory.

Nepřetržitá spotřeba paměti AI výrazně zatěžuje DRAMové technologie, které se stále více potýkají s udržením trendu snižování nákladů na bit. Výrobní průmysl proto hledá alternativní, levnější řešení paměti, která by mohla doplnit DRAM a DRAM-based High-Bandwidth Memory (HBM) pro specifické AI pracovní zátěže. Současně vznikly nové rozhraní paměti, které umožňují efektivnější využití hlavní paměti ve srovnání s tradičními Double-Data-Rate sběrnicemi (DDR). Jedním z nich je CXL®, paměťové protokolové rozhraní navržené tak, aby umožnilo velké paměťové pooly s vysokou šířkou pásma přes CXL® switchy pro více procesorů. Tyto tzv. CXL® typ 3 vyrovnávací paměti mají odlišné specifikace od DRAM a představují ideální příležitost pro zavádění nových technologií paměti.

V roce 2024 představilo imec koncepční návrh 3D-CCD s IGZO kanálem – s nadějným výhledem na jeho použití jako CXL® typ 3 vyrovnávací paměti – a demonstrovalo její funkčnost na základě 2D proof-of-concept. Maarten Rosmeulen, ředitel programů pro paměťové systémy v imec: „Potenciál této CCD součástky pro použití jako vyrovnávací paměť spočívá v její schopnosti být integrována do architektury 3D-NAND flash řetězce – nejlevnější metody dosažení škálovatelné, vysoké hustoty bitů, která pravděpodobně výrazně překračuje limity DRAM. Nyní poprvé ukazujeme funkční 3D implementaci se strukturou tří řetězců slov, při níž jsou vertikální IGZO kanály dosažitelné s rozměry srovnatelnými s 3D-NAND (tj. paměťové díry s průměrem 80–120 nm).“

V tomto 3D prvku jsou CCD registry – nebo řetězce – integrovány do vertikálně orientovaných kanálů, které jsou vyvrtány pomocí „Punch-and-Plug“ procesu inspirovaného 3D-NAND, přes třívrstvý stack tří řetězců slov. Horizontální Word-Lines fungují jako brány a určují bitovou posloupnost pro každý řetězec. Tyto bity jsou založeny na nábojích, které jsou sériově přenášeny a ukládány pomocí pulzujícího napěťového schématu přes brány.

„Dosahujeme spolehlivého přenosu náboje podél vertikálního IGZO kanálu při rychlostech přes 4 MHz,“ dodává Maarten Rosmeulen. „Počet nábojů přenesených za cyklus byl naměřen na několik tisíc, což postačuje pro uložení jednoho nebo dokonce více bitů v reálných paměťových aplikacích. Na rozdíl od byte-adresovatelných DRAM je náš 3D-CCD navržen pro přístup k datům na blokové úrovni, což je vhodnější pro moderní AI pracovní zátěže. Tyto výsledky, spolu s neomezenou životností, dlouhou dobou uchování dat (zajištěnou materiálem IGZO kanálu) a nízkým napětím při provozu (díky nabíjecí povaze operace), posouvají technologii 3D-CCD blíže k implementacím vyrovnávacích pamětí. V naší aktuální práci se zaměřujeme na zvýšení počtu řetězců slov a optimalizaci čtecího stupně našeho 3D-CCD vyrovnávací paměti. Jsme nyní připraveni posunout naši technologii 3D-CCD společně s průmyslovými partnery na další úroveň a plně využít její potenciál pro AI úložiště.“