A NanoIC bővíti áttörő N2-PDK-ját fejlett SRAM-tároló makrókkal

Az Imec tisztaszobája adja a NanoIC PDK-jainak alapját, amelyek a 2 nm-es gyártási folyamatokra épülnek. / Az Imec tisztaszobája biztosítja a NanoIC PDK-jainak alapját, amelyek 2 nm-es gyártási folyamatokra épülnek.

Ebben a héten a NanoIC-Pilotlinie, az imec koordinálta európai kezdeményezés a 2 nm feletti chip-technológiák innovációinak gyorsítására, bejelenti a SEMICON Europe-on a N2 P-PDK v1.0 kiadását, amely egy fontos frissítés a N2 Pathfinding Process Design Kit (P-PDK)-jükhöz. Ez az új verzió számos új funkciót tartalmaz, többek között egy 29 SRAM-makróból álló könyvtárat, amelyek segítségével a tervezők rendszer-chip (SoC) tervezéseket kutathatnak és értékelhetnek elöl- és hátoldali áramellátási útvonalakkal. Az SRAM-makrók felvétele a tervezési lehetőségek közé jelentős mérföldkő a kutatásban, tanulásban és a tervezési felfedezésekben a fejlett és jövőbeli csomópontok területén.

A jövő generációs SoC-tervezések felé

Mivel a chip-technológiák mára már kevesebb mint 2 nm-es skálázásra képesek, egyre fontosabbá válik a teljes rendszer-chip (SoC) architektúrák kutatása új technológiai lehetőségekkel. Az olyan SoC-k, amelyek logikát, memóriát és összeköttetési funkciókat integrálnak egyetlen chipbe, az digitális alkalmazások alapját képezik, kezdve az okostelefonoktól és MI-gyorsítókól egészen az autóipari vezérlőegységekig. Az SoC-tervezések korai szakaszban történő kutatása azonban gyakran korlátozott a teljes és valósághű tervezési készletekhez való hozzáférés hiánya miatt, amelyek tartalmazhatnak fejlett vagy jövőbeli skálázási technológiákat, például áramellátási hálózatokat. Ez az űr megnehezíti a tervezők számára az architektúrák validálását, az új technológiák kipróbálását vagy a következő generációs chiptervezők képzését fejlett csomópontokon.

A NanoIC alacsony küszöbű N2 P-PDK v1.0-ja ezt a hiányt kívánja pótolni, és azonnali hozzáférést biztosít számos új tervezési funkcióhoz, köztük egy portfólió 29 kész SRAM-makróval, elöl- és hátoldali áramellátási konfigurációkkal.

Ez a kettős konfiguráció, amelyet először egy úttörő PDK-ban kínálnak, lehetővé teszi a tervezők számára, hogy kísérletezzenek a memóriák integrációjával valósághű, fejlett áramhálózatokban, és optimalizálják azokat. Ezért a NanoIC N2 P-PDK v1.0-ja most már az építőköveket kínálja egy teljes SoC-hez, valamint az architekturális kontextust arra, hogy megvizsgálják, miként lépnek kölcsönhatásba ezek az építőelemek valósághű áramellátási hálózatokban. Lehetővé teszi a felhasználók számára, hogy túl a logikai tervezésen, teljes SoC rendszereket kutassanak és validáljanak, amelyek tükrözik a következő generáció félvezető tervezésének kihívásait és lehetőségeit.

Tanulási és felfedezési akadályok csökkentése

A fejlett funkciók ingyenes elérhetővé tétele akadémiai kutatók, startupok és tervezőcsapatok számára jelentősen csökkenti az innovációk akadályait, elősegíti a következő generációs alkalmazások fejlesztését, és erősíti Európa pozícióját a globális félvezetőiparban.

„Ezzel a 1.0 verzióval a N2 P-PDK-ból a fejlesztők értékelhetik az új technológiai funkciók és integrációs lehetőségek hatásait a terveikre, mielőtt azok elérhetővé válnának a gyártók kínálatában. Egyedülálló környezetet biztosít arra, hogy a technológiai úttörőket gyakorlati tervezési megvalósítással kapcsoljuk össze, és biztosítsuk, hogy az eszközkutatásban elért áttörések rendszer szintű fejlődéshez vezessenek” – összegzi Marie Garcia Bardon, az imec osztályvezetője és a NanoIC Pilotlinie munkacsomagvezetője.

A korábbi N2 P-PDK tapasztalatokra alapozva ez a verzió megalapozza a jövőbeli PDK-iterációkat, és a következő években további fejlett logika-, memória- és összeköttetési PDK-kat vezet be. A tervek között szerepelnek a jövőbeli N2 P-PDK verziók, valamint az A14- és A7-logika P-PDK-k, eDRAM- és SOT-memória PDK-k, valamint fejlett összeköttetési megoldások (RDL, hibrid kötés, interposerek), amelyek lehetővé teszik az innovációt a következő generációs chip-technológiák teljes spektrumában.

Azoknak a tervezőknek, akik ki akarják használni a N2 P-PDK v1.0 teljes potenciálját, 2026. március 25-26-án külön workshopot szerveznek. Ez az esemény elméleti keretet biztosít, majd gyakorlati képzéseket a két különböző EDA-eszköz, a Cadence és a Synopsys felhasználásával. A résztvevők betekintést nyernek az SRAM-makrókba, a frissített tervezési szabályokba és az integrációs stratégiákba rendszer szinten. További részletek és jelentkezési lehetőség a NanoIC honlapján.