Nový rok, nová práce? Podívejte se na nabídky! více ...
Becker Systec & Solutions GmbH Pfennig Reinigungstechnik GmbH ClearClean



  • Workshop / Kurzkurz
  • Přeloženo pomocí AI

NanoIC rozšiřuje svůj průlomový N2-PDK o pokročilé SRAM paměťové makrobloky

Rozsáhlá aktualizace Pathfinding N2 P-PDK od NanoIC umožňuje výzkumníkům a vývojářům seznámit se s kompletními architekturami SoC a posunout inovace kupředu.

Čistý prostor Imec tvoří základ pro PDK společnosti NanoIC, založené na 2nm výrobních procesech. / Čistý prostor Imec poskytuje základnu pro PDK společnosti NanoIC, založené na 2nm výrobních postupech.
Čistý prostor Imec tvoří základ pro PDK společnosti NanoIC, založené na 2nm výrobních procesech. / Čistý prostor Imec poskytuje základnu pro PDK společnosti NanoIC, založené na 2nm výrobních postupech.

Tento týden NanoIC-Pilotlinie, evropská iniciativa koordinovaná společností imec k urychlení inovací v oblasti čipových technologií nad 2 nm, oznámila na SEMICON Europe vydání N2 P-PDK v1.0, důležité aktualizace jejich N2 Pathfinding Process Design Kit (P-PDK). Tato nová verze obsahuje několik nových funkcí, včetně knihovny s 29 SRAM makrobloky, které návrháři mohou využít k průzkumu a benchmarkingu systémů na čipu (SoC) s front-side a back-side napájecím rozvodem. Začlenění SRAM makrobloků do možností návrhu představuje pro N2 P-PDK v1.0 významný milník ve výzkumu, učení a průzkumu návrhu v oblasti pokročilých a budoucích uzlů.

Cesta k návrhům SoC příští generace

Vzhledem k tomu, že čipové technologie nyní dosahují škálování pod 2 nm, stává se stále důležitější možnost zkoumat kompletní architektury systémů na čipu (SoC) s pomocí nových technologických umožňovačů. SoC, které integrují logiku, paměť a spojovací funkce do jednoho čipu, jsou páteří řady digitálních aplikací, od chytrých telefonů a akcelerátorů AI po automobilové řízení. Výzkum návrhu SoC v rané fázi je však často omezen přístupem k úplným a realistickým návrhovým sadám, které obsahují pokročilé nebo budoucí technologie pro zvýšení škálování, například napájecí sítě. Tento rozdíl ztěžuje návrhářům validaci architektonických konceptů, experimentování s novými technologiemi nebo školení nové generace návrhářů čipů na pokročilých uzlech.

Nízkoprahový N2 P-PDK v1.0 od NanoIC má za cíl tento rozdíl odstranit a nabízí okamžitý přístup k řadě nových návrhových funkcí, včetně portfolia 29 hotových SRAM makrobloků s konfiguracemi front-side a back-side napájecího rozvodu.

Tato duální konfigurace, poprvé nabízená v průkopnické PDK, umožňuje návrhářům experimentovat s integrací paměti v realistických pokročilých napájecích sítích a optimalizovat je. Díky tomu nabízí NanoIC N2 P-PDK v1.0 stavební kameny pro úplný SoC a architektonický kontext pro zkoumání, jak tyto stavební bloky interagují v reálných napájecích sítích. Umožňuje uživatelům jít nad rámec jednoduchého logického návrhu a zkoumat a validovat kompletní systémy SoC, které odrážejí výzvy a možnosti návrhu polovodičů příští generace.

Snižování překážek pro učení a průzkum

Poskytováním těchto pokročilých funkcí zdarma akademickým výzkumníkům, start-upům a návrhovým týmům výrazně snižuje NanoIC bariéry pro inovace, podporuje vývoj aplikací příští generace a posiluje postavení Evropy v globálním polovodičovém průmyslu.

„S touto verzí 1.0 našeho N2 P-PDK mohou vývojáři hodnotit dopad nových technologických funkcí a integračních možností na jejich návrhy dříve, než budou dostupné u výrobců. Nabízí jedinečné prostředí, které spojuje technologické průkopníky s praktickou realizací návrhů a zajišťuje, že průlomy ve výzkumu zařízení povedou k pokroku na systémové úrovni,“ shrnuje Marie Garcia Bardon, vedoucí oddělení ve společnosti imec a vedoucí pracovního balíčku v NanoIC-Pilotlině.

Navazující na poznatky z předchozí verze N2 P-PDK, tato verze klade základy pro budoucí iterace PDK a v následujících letech zavádí další pokročilé logické, paměťové a spojovací PDK. Roadmapa zahrnuje budoucí verze N2 P-PDK, stejně jako nadcházející A14 a A7 logické P-PDK, eDRAM a SOT paměťové PDK a pokročilá spojovací řešení (RDL, hybridní spojování, interposer), která umožní inovace napříč spektrem technologií příští generace.

Pro podporu návrhářů při plném využití potenciálu N2 P-PDK v1.0 bude 25. a 26. března 2026 uspořádán speciální workshop. Tato akce nabídne teoretický rámec následovaný praktickými školeními s použitím dvou různých EDA nástrojů: Cadence a Synopsys. Účastníci získají přehled o SRAM makroblocích, aktualizovaných návrhových pravidlech a strategiích integrace na systémové úrovni. Další podrobnosti a možnost registrace naleznete na webových stránkách NanoIC.



Lépe informováni: S ROČENKOU, NEWSLETTEREM, NEWSFLASH, NEWSEXTRA a ADRESÁŘEM ODBORNÍKŮ

Buďte aktuální a přihlaste se k odběru našeho měsíčního e-mailového NEWSLETTERU a NEWSFLASH a NEWSEXTRA. Získejte další informace o dění ve světě čistých prostorů s naší tištěnou ROČENKOU. A zjistěte, kdo jsou odborníci na čisté prostory, v našem adresáři.

Vaisala HJM Buchta MT-Messtechnik