A NanoIC bővíti áttörő N2-PDK-ját fejlett SRAM-tároló makrókkal

Az Imec tisztaszobája adja a NanoIC PDK-jainak alapját, amelyek 2 nm-es folyamatlépésekre épülnek. (Kép: Imec) / Az Imec tisztaszobája biztosítja a NanoIC PDK-jainak alapját, amelyek 2 nm-es folyamatlépésekre épülnek. (Fotó: Imec)

NanoIC-Pilotlinie, az imec által koordinált európai kezdeményezés a 2 nm-től elérhető chip-technológiák innovációjának felgyorsítására, bejelentette a N2 P-PDK v1.0 kiadását, amely fontos frissítés a N2 Pathfinding Process Design Kit (P-PDK) számára. Ez a verzió több új funkciót tartalmaz, köztük egy 29 SRAM-makros könyvtárat, amelyek segítségével a tervezők rendszer-chip (SoC) tervezéseket kutathatnak és értékelhetnek front- és backside-tápellátási útvonalakkal. Az SRAM-makrók beépítése a tervezési lehetőségek közé jelentős mérföldkő a kutatás, a tanulás és a tervezési felfedezés terén a fejlett és jövőbeli technológiák esetében.

A következő generációs SoC-tervezések felé vezető úton

Ahogy a chip-technológiák már kevesebb mint 2 nm-es skálázást érnek el, egyre fontosabbá válik a lehetőség, hogy teljes rendszer-chip (SoC) architektúrákat kutassunk új technológiai lehetőségekkel. Az olyan SoC-k, amelyek logikát, memóriát és összekötő funkciókat integrálnak egyetlen chipbe, a digitális alkalmazások alapját képezik, a okostelefonoktól és MI-gyorsítókól az autóipari vezérlő rendszerekig. Az early-stage kutatás azonban gyakran korlátozott hozzáféréssel rendelkezik a teljes és valósághű tervezési készletekhez, amelyek tartalmazhatnak fejlett vagy jövőbeli skálázási technológiákat, például tápellátási hálózatokat. Ez a hiány megnehezíti a tervezők számára az architektúra-koncepciók validálását, az új technológiák kipróbálását vagy a következő generációs chip-tervezők képzését fejlett csomópontokon.

A NanoIC alacsony küszöbű N2 P-PDK v1.0 célja, hogy betöltse ezt a hiányt, és azonnali hozzáférést biztosít számos új tervezési funkcióhoz, köztük egy portfólió 29 kész SRAM-makróval, front- és backside-tápellátási konfigurációkkal.

Ez a kettős konfiguráció, amelyet elsőként egy úttörő PDK-ban kínálnak, lehetővé teszi a tervezők számára, hogy kísérletezzenek a memória integrációjával valósághű, fejlett tápellátási hálózatokon, és optimalizálják azokat. Ezáltal a NanoIC N2 P-PDK v1.0 most már az építőköveket kínálja egy teljes SoC-hez, valamint az architekturális kontextust, hogy vizsgálják, miként lépnek kölcsönhatásba ezek az építőkövek valós tápellátási hálózatokon belül. Lehetővé teszi a felhasználók számára, hogy túllépjenek a puszta logikai tervezésen, és vizsgálják, validálják a teljes SoC-rendszereket, amelyek tükrözik a következő generáció félvezető tervezésének kihívásait és lehetőségeit.

Tanulási és felfedezési akadályok csökkentése

A fejlett funkciók ingyenes biztosításával az akadémiai kutatók, startupok és tervezőcsapatok számára a NanoIC jelentősen csökkenti az innovációk akadályait, támogatja a következő generációs alkalmazások fejlesztését, és erősíti Európa pozícióját a globális félvezetőiparban.

„Ezzel a 1.0 verzióval a N2 P-PDK-ból a fejlesztők értékelhetik az új technológiai funkciók és integrációs lehetőségek hatását a terveikre, még mielőtt azok elérhetővé válnának a gyártók kínálatában. Egyedülálló környezetet biztosít arra, hogy a technológiai úttörőket gyakorlati tervezési megvalósítással kapcsolja össze, és biztosítsa, hogy az eszközkutatás áttörései rendszerszintű fejlődéshez vezessenek” – összegzi Marie Garcia Bardon, az imec osztályvezetője és a NanoIC-Pilotlinie munkacsomagvezetője.

A korábbi N2 P-PDK tapasztalatokra alapozva ez a verzió megalapozza a jövőbeli PDK-iterációkat, és a következő években további fejlett logika-, memória- és összekötő PDK-kat vezet be. A jövőbeli tervek között szerepelnek az N2 P-PDK új verziói, valamint az A14- és A7-logika P-PDK-k, az eDRAM- és SOT-memória PDK-k, valamint fejlett összekötő megoldások (RDL, hibrid kötés, interposer), amelyek lehetővé teszik az innovációt a következő generációs chip-technológiák teljes spektrumában.

Az alkotók támogatására, hogy kiaknázzák az N2 P-PDK v1.0 összes lehetőségét, 2026. március 25-26-án külön workshopot szerveznek. Ez az esemény elméleti keretet biztosít, majd gyakorlati képzéseket a két különböző EDA-eszköz, a Cadence és a Synopsys felhasználásával. A résztvevők betekintést nyernek az SRAM-makrókba, a frissített tervezési szabályokba és az integrációs stratégiákba rendszer szinten. További részletek és a jelentkezési lehetőség a NanoIC weboldalán érhető el.