Nowy rok, nowa praca? Sprawdź oferty! Więcej ...
C-Tec Piepenbrock Hydroflex Berner International GmbH
reinraum online
Niemiecki Angielski Francuski Węgierski Polski Czeski Włoski Hiszpański Niderlandzki

Wszystkie publikacje od IMEC Belgium

Czyste pomieszczenie w Imec stanowi podstawę dla PDK-ów NanoIC, opartych na procesach technologicznych 2 nm. / Czyste pomieszczenie w Imec zapewnia podstawę dla PDK-ów NanoIC, opartych na procesach technologicznych 2 nm.
  • ‌
  • Warsztaty / Kurs szkoleniowy

Obszerna aktualizacja Pathfinding N2 P-PDK od NanoIC umożliwia naukowcom i deweloperom zapoznanie się z pełnymi architekturami SoC oraz wspieranie innowacji.

NanoIC rozszerza swój przełomowy N2-PDK o zaawansowane makra pamięci SRAM

W tym tygodniu NanoIC-Pilotlinia, europejska inicjatywa koordynowana przez imec w celu przyspieszenia innowacji w dziedzinie technologii chipów powyżej 2 nm, ogłasza na SEMICON Europe publikację N2 P-PDK v1.0, istotnej aktualizacji ich N2 Pathfinding Process Design Kit (P-PDK). Ta nowa wersja zawier…
Linki: obecny CEO, Luc Van den hove, po prawej: CEO firmy imec od 1 kwietnia 2026 roku, Patrick Vandenameele. / Lewo: obecny CEO, Luc Van den hove, Prawo: CEO firmy imec od 1 kwietnia 2026 roku, Patrick Vandenameele. CEO firmy imec od 1 kwietnia 2026 roku, Patrick Vandenameele.
  • ‌
  • Firma

Imec zapewnia płynne przejęcie i ciągłość strategiczn�

Zmiana na stanowisku kierowniczym w imec: Luc Van den hove zostaje przewodniczącym, Patrick Vandenameele obejmuje stanowisko CEO imec

Rada nadzorcza imec, światowego wiodącego centrum badań i innowacji w dziedzinie nanoelektroniki i technologii cyfrowych, powołała Patricka Vandenameele na stanowisko przyszłego dyrektora generalnego. Ze skutkiem od 1 kwietnia 2026 roku obejmie on następcę obecnego CEO Luc Van den Hove, który w tym…
Przedstawiciele dwunastu członków konsorcjum zebrali się w Międzynarodowym Iberiańskim Laboratorium Nanotechnologii w Bragzie w Portugalii.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Konsorcjum umożliwia europejskim startupom, małym i średnim przedsiębiorstwom oraz organizacjom badawczym w dziedzinie produkcji półprzewodników dostęp do infrastruktury projektowej, szkoleń i kapitału.

Imec koordiniert EU Chip Design Platform

W ramach Europejskiego Aktu Płytkowego wybrano konsorcjum składające się z 12 europejskich partnerów pod koordynacją imec, aby opracować Platformę Projektowania Układów EU-Chips. Platforma finansowana przez Chips JU (Europejskie Wspólne Przedsięwzięcie ds. Badań i Innowacji w Dziedzinie Półprzewodni…
Abbildung 1 – Top-down-REM-Aufnahmen von Mäandern (links) und Gabeln (rechts) mit 20 nm Abstand nach der Musterübertragung in eine TiN-Hartmaske. / Rysunek 1 - Widoki SEM od góry na meandry (po lewej) i widły (po prawej) z odstępem 20 nm po przeniesieniu wzoru na twardą maskę TiN. Abbildung 2 – TEM-Bild metallisierter Drähte mit 20 nm Abstand nach einem chemisch-mechanischen Poliervorgang (CMP). / Rysunek 2 - Obraz TEM metalizowanych drutów o rozstawie 20 nm po procesie chemiczno-mechanicznego polerowania (CMP).
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Pierwsze testy elektryczne z powtarzalnością 20 nm stanowią kolejny kamień milowy w walidacji ekosystemu wzorcowania ekstremalnego promieniowania ultrafioletowego o wysokiej rozdzielczości (EUV).

Imec ocenia zdolność przewodzenia prądu przez metalowe linie o rozstawie 20 nm, wyprodukowane metodą High NA EUV Single Patterning

W tym tygodniu imec, światowy lider w dziedzinie badań i innowacji w zakresie nanoelektroniki i technologii cyfrowych, prezentuje na SPIE Advanced Lithography + Patterning pierwsze wyniki testów elektrycznych (e-test), uzyskane na strukturach przewodzących metalowych o rozstawie 20 nm, wykonanych me…
300 mm wafla krzemowego zawierająca tysiące urządzeń z GaAs z zbliżeniem na kilka układów i obrazem skaningowego mikroskopu elektronowego układu nano-ramion z GaAs po epitaksji. / A 300 mm silicon wafer containing thousands of GaAs devices with a close-up of multiple dies and a scanning electron micrograph of a GaAs nano-ridge array after epitaxy. 300 mm krzemowy wafer zawierający tysiące urządzeń GaAs z zbliżeniem na kilka układów i obrazem skaningowym elektronowym układu nano-poręczy z GaAs po epitaksji. / A 300 mm silicon wafer containing thousands of GaAs devices with a close-up of multiple dies and a scanning electron micrograph of a GaAs nano-ridge array after epitaxy.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Imec odnotowuje przełomowy sukces w dziedzinie fotoniki krzemowej, torując tym samym drogę dla tanich i wydajnych komponentów optycznych.

Pierwsza kompletna produkcja elektrycznie pompowanych nanorurek laserów na bazie GaAs na 300-mm waflach krzemowych w skali wafla

Imec, wiodące na świecie centrum badawczo-innowacyjne w dziedzinie nanoelektroniki i technologii cyfrowych, osiągnęło ważny kamień milowy w dziedzinie fotoniki krzemowej, udowadniając skuteczność elektrycznie zasilanych laserów wielo-wielkowych GaAs, które zostały w pełni monolitycznie wyprodukowane…
Abbildung 1 – Konzeptionelle Darstellung (a) eines einreihigen CFET und (b) eines zweireihigen CFET. Das Layout eines Flip-Flops (D-Flip-Flop oder DFF) zeigt eine Verringerung der Zellenhöhe und -fläche um 24 nm (oder 12,5 %) beim Übergang von einem einreihigen zu einem zweireihigen CFET (H. Kuekner et al., IEDM 2024). / Rysunek 1 – Koncepcyjna reprezentacja (a) jednowierszego CFET i (b) dwuwierszego CFET. Układ flip-flopa (D-flip-flop lub DFF) wykazuje zmniejszenie wysokości i powierzchni komórki o 24 nm (lub 12,5%) podczas przejścia z jednowiersowego na dwuwiersowy CFET (H. Kuekner et al., IEDM 2024). Abbildung 2 – Virtueller Prozessablauf für den Aufbau einer zweireihigen CFET-Architektur. Der mit 3D Coventor simulierte Prozessablauf ging von den Spezifikationen einer „virtuellen“ CFET-Fab aus und projizierte zukünftige Verarbeitungskapazitäten und Designspielräume (H. Kuekner et al., IEDM 2024). Die Detailansicht zeigt ein TEM eines monolithischen CFET-Technologie-Demonstrators, der in der 300-mm-Reinraum-F&E-Einrichtung von imec hergestellt wurde (A. Vandooren et al., IEDM 2024). / Figure 2 – Virtual process flow for building a double-row CFET architecture. The process flow, simulated with 3D Coventor, started from the specifications of a ‘virtual’ CFET fab, projecting future processing capabilities and design margins (H. Kuekner et al., IEDM 2024). The zoom-in represents a TEM of a monolithic CFET technology demonstrator fabricated within imec’s 300mm R&D cleanroom facility (A. Vandooren et al., IEDM 2024).
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Nowa standardowa architektura komórkowa oferuje optymalny kompromis między wykorzystaniem powierzchni a złożonością procesu dla logiki i SRAM-u

Imec stawia na dwurzędową technologię CFET dla technologicznego węzła A7

Imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, präsentiert auf dem IEEE International Electron Devices Meeting (IEDM) 2024 eine neue CFET-basierte Standardzellenarchitektur, die aus zwei Reihen CFETs mit einer dazwischen liegenden gemein…
Si spin qubits, wyprodukowane przy użyciu najnowocześniejszych procesów integracji na 300 mm. / Si spin qubits manufactured with state-of-the-art 300mm integration flows.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Wyniki potwierdzają dojrzałość procesów Qubit na waflach o rozmiarze 300 mm, które umożliwiają masową produkcję komputerów kwantowych.

Imec osiąga najniższy poziom szumu ładunkowego dla punktów kwantowych Si-MOS, wyprodukowanych na platformie CMOS o rozmiarze 300 mm

Imec, globalny wiodący ośrodek badawczo-innowacyjny w dziedzinie nanoelektroniki i technologii cyfrowych, ogłosił dziś pomyślną demonstrację wysokiej jakości 300-mmowej, opartej na krzemie, przetwarzania kwantowych bitów spinowych z elementami, które prowadzą do statystycznie istotnego średniego szu…
Abbildung 1 - SEM-Querschnittsaufnahme eines Die-to-Wafer-Hybridbondings eines Testträgers mit 2 µm Bondpad-Abstand. / Figure 1 – Querschnitt-SEM-Bild eines Die-to-Wafer-Hybridbondings eines Testträgers mit 2 µm Bondpad-Abstand. Rysunek 2 – A) Wizja optycznie połączonego na poziomie wafla systemu obliczeniowego multi-XPU; oraz B) zaprezentowany system testowy składający się z układów PIC z osadzonymi światłowodami SiN (WG) i evanescentnymi couplerami, połączonych z dolnym waflem PIC z komplementarnymi evanescentnymi couplerami SiN.
  • ‌
  • Elektronika (wafer, półprzewodniki, mikroczipy,...)

Ulepszony proces montażu Die-to-Wafer otwiera drzwi dla logiki/pamięci na logice-stacking oraz dla systemów optycznie połączonych na waflach

Imec demonstruje hybrydowe łączenie Die-to-Wafer z interkonektowym rozstawem padów Cu o wielkości 2 µm

W tym tygodniu imec, wiodące na świecie centrum badań i innowacji w dziedzinie nanoelektroniki i technologii cyfrowych, zaprezentuje na konferencji IEEE Electronic Components and Technology Conference (ECTC) 2024 proces łączenia Cu-zu-Cu i SiCN-zu-SiCN-Die-to-Wafer, który prowadzi do odległości międ…
Podgląd NEWSLETTERÓW

Lepsza informacja: ROCZNIK, NEWSLETTER, NEWSFLASH, NEWSEXTRA oraz KATALOG EKSPERTÓW

Bądź na bieżąco i subskrybuj nasz comiesięczny newsletter e-mail oraz NEWSFLASH i NEWSEXTRA. Dodatkowo dowiedz się z drukowanego ROCZNIKA, co dzieje się w świecie cleanroomów. A z naszego katalogu dowiesz się, kto jest EKSPERTEM w cleanroomie.

Becker Systec & Solutions GmbH Vaisala MT-Messtechnik