Imec raggiunge il più basso rumore di carica per punti quantici Si-MOS, prodotti su una piattaforma CMOS da 300 mm

Si spin qubits, prodotti con i più avanzati processi di integrazione da 300 mm.

Imec, un centro di ricerca e innovazione leader a livello mondiale nel campo della nanoelettronica e delle tecnologie digitali, ha annunciato oggi la dimostrazione di successo di un'elaborazione di qubit di spin di punti quantici basati su silicio di alta qualità su wafer da 300 mm, con dispositivi che portano a un rumore di carica medio statisticamente rilevante di 0,6 µeV/√Hz a 1 Hz. Per quanto riguarda il comportamento del rumore, i valori ottenuti sono i più bassi mai raggiunti su una piattaforma compatibile con la produzione di wafer da 300 mm. Tali bassi valori di rumore consentono un controllo molto preciso dei qubit, poiché la riduzione del rumore è essenziale per mantenere la coerenza quantistica e per un controllo di alta precisione. Attraverso la dimostrazione ripetuta e riproducibile di questi valori in un processo di punti quantici di silicio MOS da 300 mm, questo lavoro rende i computer quantistici su larga scala basati su punti quantici di silicio una possibilità realistica.

I qubit di spin di punti quantici di silicio sono promettenti per la realizzazione di computer quantistici su larga scala per due motivi principali. Primo, i qubit di spin di silicio con lunghe durate di coerenza quantistica (una metrica che riflette la loro capacità di memorizzare informazioni quantistiche per lunghi periodi) e operazioni di gate quantistiche ad alta precisione sono stati ripetutamente dimostrati in ambienti di laboratorio, rendendoli una tecnologia consolidata e testata con prospettive molto realistiche. Secondo, e forse ancora più importante per la redditività a lungo termine, la tecnologia sottostante è compatibile con le tecnologie di produzione CMOS e strettamente integrata con esse, offrendo la possibilità di un'elevata resa uniforme a livello di wafer e di connessioni avanzate di back-end-of-line per le strutture di punti quantici di silicio, necessarie per chip quantistici di grandi dimensioni con milioni o addirittura miliardi di qubit operanti in modo sincrono.

Esistono diverse tipologie di qubit di spin di punti quantici di silicio che vengono studiate presso imec. In questo lavoro, i qubit di spin di punti quantici sono stati definiti tramite strutture di punti quantici di semiconduttore-ossido-metallo (MOS), che ricordano strutture di transistor modificate e catturano un singolo spin di un elettrone o di una lacuna. Per ottenere lunghe durate di coerenza quantistica, il rumore, in particolare il rumore di carica del punto quantico, deve essere il più basso possibile. Questo rumore deriva generalmente da cariche residue intrappolate nelle vicinanze o anche all’interno del punto quantico. Eliminare queste cariche residue è fondamentale per migliorare le prestazioni dei qubit di spin. Alla fine, ciò dipende dall’intero processo di fabbricazione della struttura di qubit di punti quantici, poiché tutti i difetti presenti devono essere minimizzati. Questo può essere ottenuto tramite tecniche di laboratorio come il processo di lift-off molto delicato, che riduce i danni al processo, ma le tecniche di produzione industriale come la rimozione sottrattiva e la strutturazione tramite litografia si sono dimostrate problematiche, poiché possono facilmente deteriorare la qualità dei dispositivi e delle interfacce, in particolare all’interfaccia Si/SiO2 vicino ai qubit di punti quantici. Pertanto, il rumore di carica delle strutture di punti quantici su base Si/SiO2 prodotte in ambienti industriali è generalmente superiore ai valori ottenuti in laboratorio.

Attraverso un’attenta ottimizzazione e un design tecnico del MOS gate stack da 300 mm basato su Si/SiO2, imec ha raggiunto un livello record di rumore di carica medio di soli 0,6 µeV/√Hz (a 1 Hz) su wafer da 300 mm, caratterizzato con metodi statistici. Kristiaan De Greve, Fellow di imec e direttore del programma per i computer quantistici presso imec: «Abbiamo dimostrato livelli di rumore di carica inferiori di circa metà o di un ordine di grandezza rispetto alle strutture di punti quantici di silicio più avanzate attualmente sul mercato, e abbiamo raggiunto un funzionamento estremamente uniforme dei punti quantici. I nostri risultati confermano che i wafer da 300 mm di silicio MOS rappresentano una piattaforma materiale convincente per i qubit di spin di punti quantici, e sottolineano la maturità delle tecniche di produzione industriale per lo sviluppo dei qubit.»

Inoltre, i metodi di analisi statistica utilizzati per caratterizzare i dispositivi con basso rumore di carica hanno fornito approfondimenti fondamentali sulla loro origine. «Se conosciamo la causa del rumore di carica, possiamo ottimizzare ulteriormente le strutture di punti quantici», aggiunge De Greve. «Un ambiente di qubit a basso rumore e l’uniformità dimostrata nella produzione CMOS sono solo l’inizio di una serie di sviluppi che consentiranno di potenziare i chip quantistici fino a un livello pratico di calcolo quantistico, che richiederà, secondo le attuali conoscenze, milioni di qubit fisici.»

I risultati sopra menzionati sono stati pubblicati nel seguente articolo: https://www.nature.com/articles/s41534-024-00864-3